随着芯片技术的发展,FPGA的容量已经达到上百万门级,从而使FPGA成为设计的选择之一。ALTEra公司的FPGA芯片EPXA10应用SOPC技术,集高密度逻辑(FPGA)、存储器(SRAM)及嵌入式处理器(ARM)于单片可编程逻辑器件上,实现了RISC和FPGA的完美结合。本文使用EPXA10芯片,利用片上的ARM微处理器对MPEG-2传输流进行解码,得到必要的解码参数,实现了将传输流分成视频流和音频流的解复用。
EPAX10器件
简要介绍
ALTERA公司的EPXA10器件单片集成了ARM硬核,百万门级的FPGA,以及SDRAM存储器的接口。它将FPGA和ARM处理器完美结合在一起,是一个典型的SOPC结构。
其中ARM处理器是32位的ARM922T,工作频率可以达到200MHz,具有8K的数据缓存和8K的指令缓存。通过板上的JTAG接口,可以实现断点调试功能。
片上的百万门级FPGA可用于实现用户自定义的逻辑。它通过AHB总线和ARM处理器相互连接。为了更加灵活的使用,FPGA用户自定义逻辑可以定义为主模块(master),在总线通信时处于发起端;或是定义为从模块(slave),在总线通信时处于接收端。FPGA器件内部有3M大小的存储器,同时集成了SDRAM控制器。在FPGA开发板上可以外接128M的SDRAM,为了便于内部FPGA和外部SDRAM大数据量的交换,用户还可以定义自己的DMA模块,用于访问外部SDRAM。通过UART、网卡接口、JTAG接口,FPGA可以很方便地同外部计算机通信、下载程序,及调试程序等。
MPEG-2传输流解复用原理
MPEG-2传输流简要介绍
作为数字视频压缩技术的国际通用标准,MPEG-2标准于1994年被运动图像专家组制定出来,分成系统层、视频压缩层和音频压缩层。系统层主要用来描述音、视频的数据复用和音、视频的同步方式。在系统层定义了TS(传输流)和PS(节目流)两种形式的码流。PS通常用于相对无错的环境,例如DVD中,其长度为2048字节;TS通常用于相对有错的环境,例如数字电视的地面广播传输中,分组长度规定为188字节。TS流和PS流都是由编码后的基本数据流(ES)根据一定的格式打包形成PES包,再加入一些系统信息而构成的,码流形成过程如图2所示。根据MPEG-2协议,在发送端,基本流的PES打包由音/视频编码器完成,复用器接收编码端的音、视频数据流以及辅助数据流,按照一定的复用方法将其交织成为单一的TS流。为了实现音、视频同步,在码流中还必须加入各种时间的标志和系统的控制信息。接收端和发送端正好相反。
传输流及其PSI表
传输流TS的结构长度为188字节,分成包头和包负荷两部分。包头主要包括同步字节和PID以及其他的信息,同步字节用来指示一个TS包开始(0x47),PID表示TS包的类型。例如一个节目里的音频PES包,在转换成为TS包后会具备同样的PID,这样,接收端只需要接收具有此PID的TS包,就可以将该节目的音频解出来了。包负荷是包的实际内容,根据具体情况,可以放置PES包或PSI包。传输流由一个或者多个节目构成,而每一个节目由视频流、音频流、私有信息流以及其他的数据包构成。
PSI包在传输流解复用中占据重要地位,它通过四个表格来定义码流的结构,分别是节目关联表(PAT)、节目映射表(PMT)、条件接收表(CAT)和网络信息表(NIT)。其中最为关键的部分是PAT表和PMT表。
PAT表是PSI信息的索引表,PID值固定为0。在PAT表中列出了该传输码流中所有节目的PMT表的PID值。如果接收方希望接收其中的一个节目,即可根据这个PID值解出对应于该节目的PMT表,从中可以查询到与该节目相关的所有音频流、视频流,以及私有信息的PID,在接收时就可以只接收具有这些PID值的包。
PAT表的PID值为0,根据PAT表可以得到各个节目对应的PID值,如节目0,PID=122,对应NIT网络信息表;节目1,PID=60;节目20,PID=200等。如果希望看节目20,就根据200这个PID值得到节目20对应的PMT表,再进一步查到节目20的视频、音频及私有信息包对应的PID值,分别为500、510和540。解有这些PID值的传输包就可以解出音频和视频的PES包,最终解出音频流和视频流。CAT表的PID值固定为1,用来传递加密信息,不在本文的讨论范围内。
在MPEG-2系统层解码时,需要由一个解复用器按照上述的原理对PSI表进行处理,同时将各个音、视频基本流从传输流中分离出来,送入对应的解码器中,所以解复用器在MPEG-2解码中占据重要的地位。
解复用系统的具体实现
本文设计的是DVB的SDTV系统集成解码芯片,视频解码最高支持MPEG-2的MP@ML,分辨率为720×576,实时解码;音频解码满足AC-3标准。