用户对于自己所购买的蜂窝电话一般有许多要求，长通话时间和长待机时间显然是其中最重要的两项。尽管目前2G蜂窝电话可以通话几个小时并待机好几天，但新型2.5G和3G蜂窝产品却不能做到这样。事实上日本的早期试验发现，有些3G蜂窝电话用不到一小时就没电了。

设计人员应该认识到，解决这一问题的答案并不仅在于蜂窝电话设计的模拟部分或数字部分，要满足最终用户在功耗方面的要求，设计人员在开发下一代系统时必须有一个总体电源管理方案。本文将详细讨论系统功耗涉及的每个因素，分析设计人员将面临的电源管理难题，并介绍解决这一设计难题的一些有潜力的解决方案。

主要影响因素

在讨论具体细节之前，让我们先简要看一下蜂窝电话中必须进行电源管理的关键部分。图1是一个典型2.5G蜂窝电话设计的主要功率消耗模块。

发送功率放大器对设计工程师来说是电源管理主要难点之一，这种功率放大器要求很高峰值电流，有时将近1安培，因此该部件消耗的手机电池能量比任何其它部件都多。在通常使用情况下，功率放大器消耗的电能几乎要占电池总能量的一半。

RF收发器不如功率放大器耗电多，但也会为设计人员带来一些功率方面的问题。平均来说，收发器在发送或接收模式下消耗的电流介于50至100mA之间。

除了功耗之外，收发器还为设计人员带来另一个挑战，即从蜂窝电话其它部件电源处收到的噪声会极大地影响收发器的整体性能。因此设计人员必须隔离收发器的电源，以应付可能出现的噪声问题。

包括音频编解码器、射频编解码器和电源控制功能的模拟基带器件消耗的功率并不高，但也必须提供干净的电源才能满足手机性能要求。

除了发送功率放大器之外，数字基带器件消耗的功率最多，数字基带IC的功耗理解起来比较复杂，因为较高处理器时钟速度和晶圆工艺相关特性等导致很多此消彼长的现象。一般来说，可实现高时钟速度以满足应用要求的晶圆工艺，其关闭状态泄漏电流相对较高，这将导致因逻辑开关而形成的有源功率部分，以及无论处理器是否开关都会消耗功率的泄漏部分。

上面列出了蜂窝电话主要耗电部件，下面让我们看一下设计人员解决这些问题所使用的技术。我们从数字基带部分开始。

逻辑功能方面的问题

对于电池供电或低功耗设备，不同时期的数字信号处理器都提出过电源管理的要求，主要重点是降低有源功率，对CMOS技术来说就是信号转换以及设计中节点电容充放电引起的功耗。减少这一动态功耗部分而进行的努力一直集中在时钟控制上，因为时钟是同步系统中主要的激励源。

将系统时钟网络分割成具有自动软件控制的单独时钟域一直是控制时钟的有效途径，如今新时钟技术如动态电源和频率变换(DVFS)也用到了DSP系统中，可进一步降低有源功耗。

DVFS允许某个模块电路的工作电压在系统面临繁重处理任务时升高，从而使时钟频率和电压暂时增高。它降低系统功耗的原理是，正常情况下系统电路工作在较低电压和频率模式，仅在进行大量数据处理时才转到更快更高的功耗模式。但必须指出的是，技术发展而导致的主电源电压不断下降(从5伏到3.3伏再到1.8/1.5伏，现正走向1.2伏及更低)限制了DVFS在同步电路中真正发挥作用，因为此时最低和最高工作电压变得非常接近。

基带结构的静态功耗控制也引发了一些新的功率控制问题。因为现代CMOS技术中晶体管的静态功耗大幅增加，特别是在支持高性能操作时，这主要是由于为满足性能要求必须将几何尺寸缩小并且牺牲晶体管阈值电压，而该静态部分(或称泄漏电流)对电源电压水平很敏感。图2显示了微处理器的动态和静态功耗变化情况(使用高性能晶体管在最大电压时)。

现在还处于后期开发阶段旨在减少泄漏电流影响的新技术采用了待机(或“睡眠”)系统状态，这种功率状态要么维持全部或部分系统状态，要么完全关闭。在维持状态时，可采用降低工作电压的作法，但需要在存储器和寄存器等功能中应用一些特别的偏压技术；在状态关闭时，系统必须关掉DSP中的模块，通过电气隔离这些模块以确保它们不受系统其余部分操作的影响。

功率泄漏还可作为一个指标，限制针对某个功能所构建的晶体管总数。不管是从静态还是从动态功耗的角度看，晶体管都不是没有代价的，因此必须对模块进行优化，尽可能采用最少数量的晶体管。

全局观念

以上讨论说明，为何必须在整个基带芯片级上进行全局电源管理，将时钟和电源控制重新组合成一种硬件与软件设计人员共用且一致的模型。电源管理要求将各部分联系在一起以进行有效控制。

处理基带硬件部分时，设计人员首先必须仔细地将系统分割成采用同类功率模式的功能簇(也叫域)，举例来说，有些器件可支持电压与频率升降并可在不用时关掉，而有的则必须一直工作在较高有源功率状态且必须维持这种状态。第二，为了实现芯片级电源管理无缝组合，这些域必须通过标准方法相连以控制其功率状态。实现方法是给每个域一个功率“封套”(wrapper)，它使得域内的功率状态控制难题可用硬件来解决，并通过新出现的更成熟电路技术逐步改善。

第三，对于各个域之间共享的一些逻辑功能(如互连、中断和唤醒事件，以及片上时钟和电源)，必须通过监控相关域的功率状态分别对待。中断和唤醒事件的处理及两者之间的切换须根据功率状态变化而特别小心，因为这对于确保已关闭系统部件正常唤醒至关重要。

基带软件部分的功耗，主要取决于实时操作系统对于执行任务所需硬件功能的活动需求变化进行捕捉和建模的能力。软件电源管理分为三个主要部分。第一部分包括获得执行任务信息的各种途径，例如芯片哪些资源属于动态需要，以及为满足执行时限性能需要达到多高(最高频率和电压定为100%)。人们现正在开发API支持这一需要，但有些参数难以获取，因此应提供一种默认方式，将对外设等设备的访问请求(通常通过OS调用来进行)自动分类以增强该默认方式。

第二部分包括一个与任务调度程序相关的功率及时钟域调度程序，根据底层硬件能力和面临的时限要求唤醒或关闭各域、定义所需的电压水平和频率以及采取适当系统状态保存措施。该功率调度程序还将监控资源使用情况，并联合任务调度程序一起做出决定，以便使关闭时段尽可能长。

第三部分是根据OS的配置对未使用域功率状态进行静态分配。举例来说，这种分配可以决定未装相应驱动程序时是否可彻底关闭某外设资源。

图3显示了一个硬件分割与电源管理互连及软件堆栈结构，这种分布式电源管理方案的组合式硬软件结构已在一个3G终端基带芯片(基于0.1微米工艺)上进行了测试，结果表明，与传统时钟管理方案相比，新方案在工作期间泄漏电流降低了约10倍，待机模式下泄漏电流降低了约1,000倍。

模拟部分的挑战

虽然蜂窝手机的模拟功能并不是最耗电的，但模拟部分的功耗仍然很重要，为降低这部分功耗也进行了大量工作。

将模数转换器和数模转换器集成到系统基带逻辑功能中一直是降低蜂窝电话功耗的一条途径。虽然在特殊模拟工艺中，元件无法精确匹配以及更高电压带来了一些特殊挑战，但电路设计师创造性地想出了一种应对方法，即尽可能多地利用数字功能来控制和校准基本模拟模块，如ADC和DAC之类。

动态元件匹配就是这样一种技术，它利用一个可以切换到不同状态的元件矩阵，在电路性能上造成一种统计效果，即使得模拟功能执行起来就好像各个元件都已得到更好匹配一样。另一个技术是尽可能多地利用数字滤波，简单地把滤波任务更多移到数字领域以降低对模拟性能的要求。

将ADC和DAC集成还减少了IC间高速数字接口所用引脚数，从而降低功耗。在集成ADC或DAC时，由于系统基带处理器上的一个模拟端口可以取代一个数字接口，因此接口的功耗会降低，系统数字噪声耦合也将降到最小。

RF与功率控制问题

蜂窝手机的RF部分包括一个发送功率放大器和一个小信号收发器，目前的趋势是采用先进的CMOS技术或细间距锗化硅工艺降低收发器中的功耗，应用特殊的硅DMOS工艺或砷化镓技术降低功率放大器的功耗。

在向2.5G和3G无线接口技术发展时，要求采用能使蜂窝电话功率放大器呈现更高线性度的新调制方案。由于更严格的线性度要求通常会使功率放大器效率损失差不多10%至20%，因此设计人员们正在研究新的技术以克服这些挑战，预失真就是这样一种技术，它根据功率放大器的非线性度来改变输入信号，从而使功率放大器在生成高精确度调制的同时工作于更高效率上。

当输出功率低于峰值时，功率放大器效率也会严重下降。由于手机在使用时通常很少接近峰值输出功率(只有当用户离蜂窝发射塔距离差不多最远时才会用到)，因此有些手机设计现在采用DC/DC转换器来恢复较低输出功率时的效率。在正常使用情况下，DC/DC转换器效率导致的最大输出功率效率损失，完全可以通过对较低功率下的效率提高来补偿。

在电源管理部分，集成也是一个非常重要的趋势。现代处理器设计中功率域的大量使用、动态电压升降以及对额外电路偏压控制的需求，都使得系统处理器电源管理问题十分复杂。此外，集成的模拟功能需要非常干净的电源，为此最好将为模拟功能供电的电源调节器彻底集成。

随着RF/基带集成的出现，一些公司宣布集成的蓝牙射频与蜂窝射频很可能随后出现，届时对干净片上电源调节要求将更加苛刻。当然，在数字CMOS逻辑工艺中集成电源调节器是件非常有挑战性的任务，需要特殊的晶体管设计以满足电池电压所带来的高电压要求，在某些情况下必须采用一个外接的预调节器来降低输给片上器件的电压。

本文总结

正如本文所表明的，积极的功率控制在现代手机设计中是必需的。尽管存在很多挑战，但设计师们提出了多种新的电源管理方案，降低蜂窝电话的总功耗，从而在不远的将来提高待机和通话时间。

随着2.5G/3G发展的继续，设计师们将面临很多新挑战。如集成的照相机、彩色显示屏、互动游戏等更多功能将不断使蜂窝电话功耗捉襟见肘，迫使设计工程师继续开发和采用新的电源管理方案。总而言之，成功的关键就是在蜂窝电话设计过程中采用一种总体系统功耗降低方案。