图3. 1-Wire写操作波形，写“1”时隙，tLOW1 < 15µs。

图4. 1-Wire写操作波形，写“0”时隙，60µs < tLOW0 < 120µs。

图5. 1-Wire读操作波形，1-Wire从机漏极开路端口返回的读“0”时隙，电平低于典型1-Wire主机VIL的0.4V最大值。

结论
该参考设计用于实现1.8V至5V 1-Wire双向电平转换，驱动典型的1-Wire从器件。本文介绍了设计电路的搭建与测试，给出了电路原理图、BOM及典型测试波形。