1. 退耦和旁路电容工作原理
1） 旁路的模型如图
 
当IC内部出现高频的电流波动，比如I/O或门的开关，这些高频的瞬态电流变化如果从电源吸取电流会引起电流的高频波动，而电流源的内阻和电源走线在高频时呈感性阻抗L，频率越高阻抗越大，从而引起IC电源引脚处较大的压降。因此在靠近IC电源引脚放置电容Cbp为IC提供瞬态电流，在瞬态电流变化时IC引脚会从低阻抗的电容C上吸取电流（理论上电流可以从电源线和电容两条途径流动，但是电容阻抗低，所以电流会主要沿着电容流动）。电容电压下降后会从电源线上补充电荷。本质上旁路电容的作用减少电源线上的瞬态（高频）电流波动。 旁路电容为高频充放电提供电荷，因此它的ESR和ESL（包含到电源引脚引线电感）应该尽量低，尽量靠近电源引脚，常用的旁路电容是小容量的（0.1uF、0.01uF等）陶瓷电容。

2） 退耦的模型如图
 
电路IC1上不可避免的会在电源线上产生一些噪声或者电流波动（主要是较低频段，因为高频的电流波动可以被它的旁路电容消除），如果一个电源同时为多个IC模块供电，其中一个IC上的噪声就会传递到另外一个IC电路。为了减少模块之间的噪声耦合放置电容Cdec，它和电源线上的电感组成一个LC低通滤波电路，当噪声（来自另外一个电路模块，或者来自电源本身，比如开关电源本身输出电压就含有大量噪声）沿着电源线传递到某一个IC时就会被这个LC低通滤波器消除。本质上退耦电容的作用是避免电源噪声从一个电路模块传递到另外一个模块。退耦电容要滤除电源线上的较低频的噪声，因此LC低通滤波的截止频率要低一些，同时Cdec电容还有为后续电路（包含很多旁路电容）提供电荷、稳定电压的作用，因此电容Cdec容量较大，常采用大容量（几十到几百uF）的坦电容。

2. 退耦和旁路电容的大小及位置
退耦和旁路的最终目的是要在IC的电源引脚处产生稳定的电压，它们都要求尽量靠近IC的电源引脚，在实际的系统中有时并不需要刻意区分退耦电容和旁路电容，而统称为退耦电容。
1） 小容量陶瓷电容（一般0.01uF~0.22uF）作为旁路电容，它的放置原则是尽量减小ESL，一般采用0402封装，应该放置在最靠近电源引脚的地方。现在大量的高密度集成电路采用的都是BGA的封装，它的所有引脚都在Chip下部，通过引脚ball和PCB版的Top层焊盘相连，电源总线或平面一般通过Via过孔延伸到芯片封装下部的电源引脚。所以最靠近电源引脚的位置就是芯片封装的下部PCB的背面，电容的PAD最好和过孔via直接相连。有些芯片也会直接在封装体substrate上焊有电容，这样就可以减少在PCB板上的旁路电容数量。
2） 大容量的退耦电容（一般>33uF），一般封装比较大，不可能特别靠近芯片的引脚，不过这类电容用于滤除较低频率的噪声，对放置的位置不是特别敏感，所以最合适的位置可能在芯片的边缘靠近芯片的位置。
3） 有时也会在退耦Cdec和旁路电容Cbp中间放置一些容量在几个uF（2.2uF等）的陶瓷电容作为中间级，一般认为它们是用来滤除一些中间频率的噪声，并为附近的旁路电容提供电荷，这些电容一般采用0805的封装，也应该尽量靠近电源的引脚处。
在选择具体的电容时还要考虑到其ESR的大小、噪声的频率高低等因素，并确定电容的数量，有时还需要通过适当的仿真simulation来帮助设计。

3. PDS分布设计实例
例子1
BGA封装芯片的电源引脚集中在芯片的中心附近，电源通过类似bus的方式连接到芯片的中心区，可能的电容布局如图，上下两边为0.1uF和0.01uF的小电容，中心为2.2uF的陶瓷电容，坦电容放置在芯片边缘，具体的布局和过孔的位置需要根据电源引脚的分布具体的调整，原则上应该是一大一（或几）小进行配对。
 
例子2
采用电源平面的方式，退耦电容放置在芯片边缘处靠近IC2的地方，IC1/IC3为其他使用该电源的芯片，IC2中心为小电容和中等容量陶瓷电容。