由于FSL总线是单向的，所以系统中采用了两条FSL总线，实现Mieroblaze到计数IP核之间的双向通讯，计数IP核在面对两条FSL总线时，担当的分别是MASTER(主)和SLAVE(从)两种角色。因此，fsloprt．v的代码应该同时满足与FSL总线接口的读和写时序。读写时序如图8和图9所示。

3．4 计数IP核和FSL总线的在EDK中的连接实现
    为了能使用FSL总线，首先应该在XPS图形界面中对MICroblaze进行配置，在Buses中将Number of FSL Links设置为1。再在IP Catalog中将FSL总线加入到工程中两次。
    在计数IP核编写后并综合通过后，将该IP核导入到XPS工程中。
    在XPS中，分别对Microblaze和计数IP核的MFSL和SFSL进行连接，将Microblaze的MFSL端连接到计数IP核的SFSL端，反之将计数IP核的MFSL端连接到Microblaze的SFSL端。并在system．mhs中进行如下配置：
   
   
    由于从计数IP到Microblaze方向数据量较大，所以对FSL总线的深度进行了配置，如上述代码中，PARAMETERC_FSL_DEPTH=128，被配置为128级深度。

    4 结论
    在系统的设计中，光子计数IP核与Mieroblaze软核之间通过FSL总线进行通讯，并且对FSL总线上的FIFO缓冲进行了深度扩充，大大增强了光计数数据的传输可靠性。由于系统将门光子计数的三种模式，以IP核的方式实现，相对于市场上商用的计数器来说，实现方式灵活，易于配置和扩展，这种方式为门光子其他可能潜在的计数需求留下了扩展的基础，并具有较低的设计和生产成本。

上一页  [1] [2] [3] [4]