2．2 系统中LVDS设计的要点
    该系统中LVDS应用于FPGA+DSP的高速数字处理平台，在设计及调试过程中，曾出现由于终端电阻匹配不当带来的噪声较大的问题、由于通道选择不当带来的信号畸变问题、以及印制板布线不当带来的信号串扰及噪声等问题，通过这些实际问题的解决总结了以下几点。
2．2．1 终端电阻
    不管使用的LVDS传输通道是PCB线对还是电缆，LVDS要求使用一个与通道相匹配的终端电阻(100±20)Ω，以防止信号在通道终端发生反射，同时减少电磁干扰。该电阻终止了环流信号，应该将它尽可能靠近接收器输入端放置。该系统使用了两个阻值各为50 Ω的电阻串联，并在中间连接点通过一个电容接地，很好地滤去了共模噪声。
2．2．2 通道(电缆和连接器)选择
    使用受控阻抗通道，差分阻抗约为100 Ω，不会引入较大的阻抗不连续性；当电缆长度小于0．15 m时，大部分电缆都能有效工作，当电缆长度在0．15～10 m之间时，CAT3(Categor 3)双绞线对电缆效果好(本系统采用该设计)，当电缆长度于10 m，并且要求高速率传输时，建议使用CAT5双绞线对。
2．2．3 印制板设计
    尽量使用多层板设计(该系统最终采用8层PCB板)，保证LVDS信号、地、电源、TTL信号分处于不同的PCB层，或者至少处于不同的分区；使TTL信号和LVDS信号相互隔离，最好将TTL和LVDS信号放在电源／地层隔离的不同层上；使LVDS驱动器和接收器与LVDS端间连接尽可能短。电源层和地层应尽可能使用粗线。
2．2．4 板上导线
    微波传输线(mICrost rip)和带状线(stipline)都有具备良好的性能；前者一般具备更高的差分阻抗，不需要额外的过孔，后者则在信号间提供了更好的屏蔽。
2．2．5 差分线对
    差分线对使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线，并且使差分线对离开集成芯片后立刻尽可能地相互靠近(距离小于10 mm)，这样能减少反射并能确保耦合到的噪声为共模噪声。使差分线对的长度相互匹配以减少信号扭曲，防止引起信号间的相位差。而且2条差分线之间应尽可能保持平行，以避免差分阻抗的不连续性。不要仅依赖自动布线功能，而应仔细修改以实现差分阻抗匹配并实现差分线的隔离。尽量减少过孔和使用90°折线来改变线迹走向，避免其他引起线路不连续性的因素。
2．2．6 抗噪声设计
    如果电缆感应到的噪声超过LVDS接收器内部线路设计的容限，接收器就会不确定地开关或振荡。在本系统中通过外加电阻来提高噪声容限，如图6所示。图6中R1，R3是可选的外接电阻，用来提高噪声容限，R1，R3取12 kΩ，R2取100Ω。

3 结语
    该系统经过内场的高低温、振动、电磁兼容等试验，同时经过外场绕飞、系留及靶试。内外场试验表明，某成像光电跟踪产品利用LVDS稳定可靠地进行了图像数据的传输及测试，解决了高速率、大容量、长距离的图像数据传输问题，并具备良好的电磁兼容性。另外，该项技术不仅在某成像光电跟踪产品中得到可靠验证，目前还被推广应用到其他数据传输系统中。

上一页  [1] [2] [3]