首 页文档资料下载资料维修视频包年699元
请登录  |  免费注册
当前位置:精通维修下载 > 文档资料 > 家电技术 > 维修教程知识 > 电子制作
FM调谐器架构的演进
来源:本站整理  作者:佚名  2007-04-24 10:35:00



    过去十年里,射频通讯电路设计已有长足进展。这些进展来自于全新的射频架构,也是我们一度因为集成度过低、耗电太高和不佳的工艺技术而认为不可能实现的架构。除此之外,高效能和高密度亚微米CMOS技术的出现还将数字技术带入射频领域,大幅改变射频通讯电路的设计方式。设计人员已将这些技术用于全球定位系统 (GPS)、无线网络和移动电话等许多无线通讯标准,同时发展出强大可靠的高集成芯片组解决方案来提高整体系统效能与可靠性。集成外部元器件以及射频电路和数字基带会带来许多好处,包括减少元器件用料 (BOM)、缩小电路板面积、简化电路板层级应用设计和提高可制造性。 

    把全部系统集成到芯片可以减少所需测试的外部元器件数目,进而提高产品的可制造性。许多现代通讯应用都能看到功能整合的例子,但调频无线电广播标准直到最近都没有太大技术进展。就算进入今日数字时代,许多便携式调频无线电仍需超过15颗外部元器件。无线电制造商仍以早期模拟技术为其设计基础,这些模拟技术多半采用昂贵和低集成度的双极性 (bipolar) 或Bi-CMOS工艺。

    尽管FM调谐器 (tuner) 相关产品市场持续成长,其无线电架构却几乎没有任何改变。完全集成式100% CMOS数字低中频架构的出现是FM调谐器无线电架构过去十年来的第一次重大进步。在此之前,设计人员已将数种射频架构用于FM调谐器,它们各有自己的优缺点。为了讨论方便起见,我们将分析传统的调频发射机和调频接收机架构以便了解调频系统的共同架构。我们还将介绍FM调谐器的多种演进结果,它们最后为调频接收器带来全新的数字低中频架构。另外,我们也将解释这套架构如何实现全面性高效能整合,使得整个FM调谐器只需一颗外部旁路电容。

 
                   图1:(a) 调频发射机和 (b) 调频接收机方块图

    图1显示传统的调频发射机和接收机。调频发射机先让左右声道的音频信号通过预加重滤波器 (pre-emphasis filter),然后将信号与RDS (Radio Data System) 数据结合在一起产生复合信息信号m(t)。发射机接着调变信息信号频率并将结果送到射频发射机,由它将信号升频转换至无线电频率并产生输出信号xFM(t)。设计人员可以使用电压控制振荡器 (VCO) 实作调频调变器和射频发射机功能。就理论而言,这种直接调频调变法应能正常工作,但设计人员实际上会利用锁相回路 (PLL) 稳定载波频率以避免频率漂移,同时利用功率放大器驱动天线。

    调频接收机使用射频接收机把射频信号xFM(t) 降转至基带。在理想情形下,调频解调器可藉由反向执行调变程序取回原始信息。接收机接着把信息信号m(t) 送给MPX解调器以便将音频和RDS数据分离,再让左右声道音频通过去加重 (de-emphasis) 电路以消除预加重滤波器引进的线性失真。预加重和去加重滤波器的串联不会影响左右声道音频,但能大幅衰减高频噪声与干扰,理论上可将信号杂波比 (SNR) 提高13dB左右 [1, 2]。

    FM调谐器效能主要由射频接收机与调频解调器决定。最基本的调频解调器架构就是一个由时域差分器和包络检测器组成的鉴频器 (frequency discriminator)。采用这种解调器时,差分器会把利用相位存储信息的调频信号转换成利用振幅存储信息的调幅信号,然后由包络检测器从振幅中取回信息。调频载波的振幅变动可能会破坏鉴频器的解调输出,因此鉴频器的前面通常会增加一级限幅器以便除去载波的振幅变动。其它常用的调频鉴频器包括Foster-Seeley鉴别器和比例检测器 [1, 2]。制造商过去大都利用分立元器件组成的鉴频器设计调频解调器,例如变压器、晶体管、二极管、电阻和电容;今天,多数设计都已采用IC解决方案。 

 
图2:典型的锁相回路方块图及其线性模型

    锁相回路是目前很受欢迎的一种调频调变架构,图2就是典型的锁相回路方块图及其线性模型。其中PD代表相位检测器 (Phase Detector),KPD是相位检测器增益,HLF(s) 是回路滤波器转移函数,KVCO/s则是压控振荡器转移函数。锁相回路是一种负反馈系统,它会根据输入信号xFM(t) 锁定反馈信号xVCO(t) 的相位。调频信号xFM(t) 可表示为下列方程式: 


    其中Ac是载波振幅,fc是载波频率,KVCO是电压/频率转换常数,m(t) 则代表信息或信息信号。回路锁定后,相位误差fe将保持不变。反馈信号xVCO(t) 可表示为下列方程式: 

 

     在回路锁定时为常数,所以送到压控振荡器的控制电压将等于m(t)。锁相回路的负反馈动作会迫使压控振荡器频率等于输入信号频率;为了做到此点,它会调整压控振荡器的控制电压让相位误差保持不变。我们若从xFM(t) 中移除信息信号,压控振荡器频率将会锁定载波中心频率fc并随其振荡。m(t) 出现后,xFM(t) 会偏离中心频率;此时回路若已锁定,锁相回路就会调整压控振荡器的控制电压来追踪xFM(t) 的频率偏移。由于压控振荡器的输出频率与控制电压成正比 ( ),xFM(t) 的频率偏移又正比于信息信号 ( ),所以压控振荡器的控制电压将等于信息信号m(t)。

    工程师经常以锁相回路做为调频解调器,因为它们可以让调频临界值低于采用鉴频器的解调器 [1,4]。锁相回路、锁频回路 (FLL) 和带有反馈的频率解调器 (FMFB) 之间关系很密切,它们都能扩大调频解调器的临界值 [4]。虽然此外还有其它的调频解调器架构,但设计人员通常会利用模拟与数字技术在IC里实作这些解调器。 

 
图3:FM调谐器射频前端的简化方块图

    FM调谐器的无线电环境是由其目标信号频带组成,这在美国和欧洲是88-108 MHz,日本则是76-90MHz;另外,它还包括调谐器带宽内的所有其它信号。图3是FM调谐器射频前端的简化方块图。射频带通滤波器 (BPF) 不会衰减频带边缘的通道,因此它通常设计成略大于整个调频频带。高效能FM调谐器则会采用带宽较紧的射频追踪滤波器,以便衰减信号很强的调频信道所造成的频带外和频带内干扰。射频追踪滤波器需要可变带通滤波器和控制机制来改变滤波器的中心频率,所以多数的低成本调频接收机不会使用这种滤波器,这使得处理频带内与频带外信号造成的噪声就成为射频接收机的关键要求之一;其它要求还包括提供信道选择和小信号放大功能,但这不能造成信息信号的信号杂波比下降太多。

超外差接收机

 
图4:调频超外差接收机

    直到1990年代末期为止,几乎所有商用调频广播接收机设计都是采用某种形式的超外差接收机。图4就是超外差接收机的方块图。超外差接收机先将调频信号转换成一个或多个中频,然后才进行调频解调。此方块图是双中频超外差接收机。射频带通滤波器是能让调频频带通过、但会衰减频带外干扰的一种预选择滤波器。设计人员会在射频带通滤波器的后面增加低噪声放大器 (LNA),它能利用增益衰减后面各级电路传来的噪声,进而改善接收机的灵敏度。混波器会把信号降频转换到比本地振荡器频率还高出和少于中频频率的位置,因此接收机需要一个镜像抑制带通滤波器 (image-reject BPF) 来选择目标信号和抑制镜像信号。中频带通滤波器IF1 BPF和IF2 BPF是提供信道选择的固定频率滤波器,限幅器则会除去降频信号的振幅变异,然后才将它送到调频解调器。接收机的中频频率通常会低于射频频率,以便设计人员轻松实作耗电较小的增益与滤波功能。

    超外差架构能将其增益和滤波功能分散到不同的频率范围,因此不需要高Q值滤波器就能提供良好噪声与干扰效能。然而这种架构需要许多外接元器件,包括射频、镜像和中频带通滤波器以及锁相回路压控振荡器和回路滤波器等,这使它相当庞大而昂贵 [3, 5]。 

模拟低中频接收机 

 
图5:模拟低中频接收机

    模拟低中频架构很像是包含一级中频电路的超外差架构,主要区别在于它的射频锁相回路与混波器是利用正交信号所设计,故可提供芯片内建的镜像消除功能。镜像频率与目标信号的距离等于中频频率的两倍,因此中频信号频率如果太低,镜像信号就会比较靠近目标信号,这将迫使设计采用边缘陡峭的高Q值镜像抑制滤波器。但若采用正交混波器,设计人员就能利用镜像消除技术衰减镜像信号 [3, 5, 6],此时就算中频频率很低也不会造成影响。完成镜像消除后,接着就由中频带通滤波器提供通道选择。同样的,在低中频的位置执行放大 (限幅) 和通道选择要比在高中频或射频更容易。模拟低中频接收机的主要优点是它能减少所需的外部元器件;事实上,工程师若能将射频和中频带通滤波器以及射频锁相回路全部集成到芯片,那么它就完全不需任何外部元器件。模拟低中频接收机的最大缺点是其效能与模拟元器件有关,而模拟元器件又会受到工艺、电压和温度变异影响。这些变异通常会将镜像消除能力限制在25-30dB左右,因此镜像信号可能随着不同的中频选择而变得非常大。过大的镜像信号会干扰目标信号,我们可在FM调谐器的音频输出端听到它在两个不同的本地振荡器频率所产生的干扰。除此之外,边缘抖峭的中频通道滤波器还需要一颗很大的电容和很多的芯片面积。纯模拟设计通常只能提供大约35-40dB的相邻通道选择性 (adjacent channel selectivity),这使得干扰效能变得很差。此时只要有较大的干扰信号进入调频解调器,系统就可能过载或产生互调失真。

数位低中频接收机

 
图6:数位低中频接收机方块图

    图6是数位低中频接收机的方块图。数字低中频架构是一种混合信号架构,它会利用模拟数字转换器 (ADC) 把同相位 (I) 和正交相位 (Q) 中频信号转换成数字中频信号,接着再由数字正交混波器把模拟数字转换器输出降频转换至基带。这种架构拥有模拟低中频架构的整合优点以及数字电路实作的可重复性和可靠性。工程师可以利用模拟与数字电路的组合提供优异的镜像抑制能力,这是因为数字电路能完美匹配和进行校准来排除模拟元器件的瑕疵。另一优点是中频低通滤波器不需提供完整通道滤波,许多时候甚至只需提供衰减隔台干扰源 (alternate channel interferer) 所需的滤波能力和模拟数字转换器所需的抗混叠滤波 (anti-aliasing filtering)。工程师已在数字域实作信道滤波功能以提供陡峭的滤波器下降与衰减,并将芯片面积减至最小和利用高密度亚微米CMOS的优点。数字低中频架构的最大缺点是它需要高效能模拟数字转换器 [5],实际要求则视中频、转换器前面的干扰滤波数量和输入信号的动态范围要求而定。这套架构已通过Silicon Laboratories Aero®接收器成功用在GSM/GPRS移动电话接收机。

实际范例 – Si4700 FM调谐器
    Si4700是业界首款利用数字低中频架构和全CMOS工艺技术的收音机调谐器元器件,使得这套功能齐全的整合解决方案只需一颗外接电源旁路电容和不到20平方毫米的电路板面积。图7是Si4700/01 FM调谐器方块图,这款元器件利用Silicon Laboratories已通过考验的Aero数字低中频接收机架构与合成器技术提供更优异的射频效能和干扰抑制能力。数字低中频架构可省下外部元器件,而且不必为了模拟工艺变异在工厂进行调整。这种混合信号架构让DSP执行信道选择、调频解调和立体音频处理,进而提供优于传统模拟架构的更强大效能。 

 

图7:Si4700/01数位低中频FM调谐器方块图

    Si4700 FM调谐器不需任何外部匹配电路就能达到2.5μV的灵敏度水平。它还拥有杰出的过负载耐受性 (overload immunity),包括108dBμV的IP3以及50dB与70dB的相邻通道选择性和隔台选择性。Si4700利用DSP针对各种信号接收状况提供最佳音质,这种高阶集成度、效能和干扰抑制能力全部来自于数字低中频架构以及利用数字技术实作的通道选择和调频解调功能。除了简化设计和缩短开发时间外,数字低中频架构还通过高集成度省下原本所需的外部元器件,进而提高质量和改善可制造性。

结语
    随着FM调谐器采用数字低中频接收机架构,一个新的FM调谐器时代也正式展开。数字架构让调频接收机通过CMOS技术集成到一颗芯片,这为FM调谐器设计带来革命性改变。Silicon Laboratories Si4700 FM调谐器不但证明这样的集成度确能实现,还提供绝佳的灵敏度和抗干扰效能。CMOS技术的不断进步将为数字低中频FM调谐器带来许多好处,因为所有调频信号处理功能都可在数字域实作。单芯片FM调谐器能简化设计流程,让几乎所有的便携式消费电子装置都能轻松导入FM调谐器。功能完整的系统单芯片还会将外部元器件用料减至最少。另外,设计人员还能在IC制造商的测试实验室测试完整系统,确保其运作正常,这有助于提高最终产品的质量与可制造性。消费者需求终将迫使便携式电子产品采用FM调谐器,而新的数字低中频FM调谐器也将继续简化设计和提高可制造性。

参考数据
[1] S. Haykin, Communication Systems, 3rd Edition, Wiley, 1994
[2] R. E. Ziemer, W. H. Tranter, Principles of Communications, Systems, Modulation, 
and Noise, Fourth Edition, Wiley, 1995
[3] B. Razavi, RF Microelectronics, Prentice Hall, 1998
[4] W. Mohr, “Rapid Approximative Calculation and Optimization of PLL-FM-Demodulator Threshold”, Proc. of the IEEE Int. Symposium on Circuits and Systems, June 7-9, 1988, Helsinki Finland, pgs. 595 – 598.
[5] T. Tuttle, Introduction to Wireless Receiver Design, ISSCC 2002 Tutorial, Feb 2002
[6] A. Abidi, “RF CMOS Comes of Age”, IEEE Journal of Solid-State Circuits, vol. 39, no. 4, Apr 2004, pgs. 549 – 561 

关键词:

文章评论评论内容只代表网友观点,与本站立场无关!

   评论摘要(共 0 条,得分 0 分,平均 0 分)

推荐阅读

图文阅读

热门阅读

Copyright © 2007-2017 down.gzweix.Com. All Rights Reserved .
页面执行时间:40,179.69000 毫秒