目前，数字技术在人类文明中发挥着越来越重要的作用，正成为生活中必不可少的部分。"数字功放电路"是指用数字技术对音频信号进行处理，使模拟的音频信号转换为数字信号，并最终以脉冲宽度调制(Pulse Width Modulation，PWM )或脉冲密度调制(PulseDensity Modulation，PDM)的方式，驱动大功率开关晶体管(一般用MOS场效应管)，并经一个LC电路进行∑变换后得到模拟的音频信号，并滤除高频脉冲成分，然后驱动扬声器放音。

　　与传统的模拟功放相比，数字功放的优点有：(1)数字功放的效率高，在80％以上，像TI的TPA203XDl系列最高可达到88％，APOGEE的 DDX8000效率为90％，在工作时发热非常小；而模拟功放的AB类功放效率最高也只有60％，若是纯A类功放的效率也只有30％左右。经过对比，在输出相同功率的情况下，数字功放的发热量只有AB类功放发热量的25％左右；而耗电量只有AB类的60％左右。(2)数字功放的音质可以同纯A类相媲美，但 A类的效率极低，容易发热，功率不容易做大；AB类音质较差，在小信号时容易出现交越失真，功率大时也容易发热。相比之下数字功放有功率大、效能高、失真低的优点。(3)抗干扰能力强，数字功放的信号放大部分采用数字放大方式，因为数字信号不容易受到外界杂散电波的干扰。数字功放的放大工作方式是：把输入的模拟信号先转换成数字信号，再把数字信号进行放大处理。而模拟功放直接对输入的信号放大，模拟信号容易受到外界杂散电波的干扰，产生一些杂音，影响整机性能。(4)适合于大批量生产，由于产品的一致性好，所以生产中无须调试，只保证元器件正确安装即可。

　　数字功率放大器主要分为数字信号处理、桥式功率放大和低阶模拟低通滤波器3个部分。音频信号处理作用是对输入的数字音频信号[脉冲编码调制(PulseCode Modulation，PCM)编码]进行过采样、噪声整形、重新量化编码成PWM形式的输出。桥式功率放大器的主要作用是把PWM信号电压、输出电流放大推动低通滤波器。低通滤波器去除放大后的PWM信号的高频成分，还原为模拟的音频信号。

　　笔者设计了一种基于过采样和∑一△调制的数字功率放大器的数字音频处理部分，对其实现的基本原理作了讨论并对其进行ASIC实现。

　　2 数字音频处理器的结构与设计［1-3］

　　数字音频处理部分是数字功率放大器的核心。音频信号处理就是把音频输入的多比特PCM码信号无失真地转化成PWM信号，用以驱动后面的桥式功率放大器。一般采用2种技术使输出的PWM信号与原始的PCM编码信号保持相同的信噪比：(1)过采样技术，就是在相同信噪比的前提下，增加采样频率可减少编码字的位数；(2)噪声整形技术，这种方法可将量化噪声赶到高频段，使可听频带内噪声功率减少，从而改善量化信噪比。

　　2．1过采样数字滤波器

　　过采样技术是指以远高于奈奎斯特采样频率的频率对信号进行采样的方法，由信号采样量化理论可知，若输入信号的最小幅度大于量化器的量化阶梯△，并且输入信号的幅度随机分布，则量化噪声的总功率是一个常数，与采样频率．／=无关，在O～fs／2的频带范围内均匀分布。因此量化噪声电平和采样频率成反比，如果提高采样频率，则可降低量化噪声电平，而由于基带是固定不变的，因而减少了基带范围内的噪声功率，提高了信噪比。由于增加过采样倍数，可降低表示一个采样字所需的字长。对于要进行的音频信号处理来说，需要处理的是16～24 bit的音频信号，而要将其转换为l bit的PWM信号，在此处要对其进行128倍的过采样。笔者采用三级实现，前两级使用2个半带滤波器，实现4倍的过采样，第三级采用梳状积分 (Cascaded Integrator(~omb，CIC)滤波器来实现。具体实现框图如图1所示。

　　2．1．1 半带滤波器

　　在过采样滤波器的设计中，首先将PCM信号经过一个半带滤波器。半带滤波器是实现内插因子为2的一种比较有效的滤波器设计方法。特点是传输函数中有一半的项系数为0，所以与同等长度的FIR滤波器相比运算要少一半，这样可大大减少滤波过程的运算量与存储器的使用，有利于滤波器的实现，也有利于节省面积。它的频率响应表现为通带纹波与阻带纹波相等，通带截止频率和阻带截止频率关于角频率π/2对称。这样，只会将基带以外的噪声功率混叠入过渡带内，而不会对基带造成影响。为了节省面积，把几个相同的线性相位滤波器作为子滤波器，通过作乘法和加法把这些子滤波器连接起来，构成一个半带滤波器。设计采用了2个相同的半带滤波器，这样每个半带滤波器的阶数就不需要太高。

2．1．2 CIC滤波器

　　经过2个半带滤波器之后，使音频信号经过一个CIC滤波器来实现32倍的过采样。内插 滤波器(CIC)由H0genauer提出，在硬件实现时不需要乘法器，也不需要存储滤波器系数，只利用加法和寄存器就可实现。它主要应用于高的采样频率下，可大大减少资源利用率。

　　CIC滤波器是由工作于高采样频率下的积分部分和工作于低采样频率下的梳状部分组成。CIC滤波器的积分部分是由N级数字积分单元构成，工作在高频fs下，单级积分器的传递函数

　　梳状部分工作在低采样频率fs/R下，这里R是整数倍的频率变换因子，单级梳状滤波器的传递函数

　　以fs为参照，整个滤波器的传递函数

　　2．2噪声整形技术

　　单纯的采用过采样技术，为保持相同的信噪比，如果过采样系数过高，硬件上难以实现，所以采用过采样和噪声整形二者结合，噪声整形技术降低了有效频带内的噪声，以降低表示每个样值所需要的字长。

　　这里笔者采用∑一△调制技术。∑一△调制技术是在增量调制的基础上发展起来的。增量调制就是将前后采样点的差值进行量化编码，这样也可代表连续信号包含的信息。它与PCM编码的本质区别是：它只有一位编码，但这一位码不是表示信号抽样值的大小，而是表示抽样时刻波形的变化趋向。∑一△调制是在增量调制的基础上，对输入信号先进行积分，使信号高频分量幅度下降，然后再进行增量调制，它可更适应高频端丰富的信号源要求。传统的PCM编码将信号分成多个幅度级，而∑一△变换是将信号按时间分割，保持幅度恒定。

　　图2是笔者在设计中所采用的二阶∑一△调制框图。

     由图2可得到

　　
　　原始信号X(z)通过噪声整形电路后完整地包含于l，(z)中，而量化噪声在通过一个函数H2(z)作用后加入到输出Y(z)中，使噪声分布斜率更加陡峭，低频区量化噪声得到进一步降低。噪声能量分布图如图3所示。

　　可见，减小了带内噪声，增加了带外噪声，通过后续的模拟滤波器可非常方便地滤除掉带外噪声。

　　基于以上分析，笔者提出的系统实现框图如图4斤示。该设计具有I2S音频接口和I2C控制数据接口。通过I2S进入的PCM音频数据存入数据寄存器，从 I2C进入的控制信号进入参数寄存器组，通过插值滤波模块对音频信号进行控制。信号通过噪声整形和数字脉宽调制之后输出PWM信号驱动功放工作。

　　3 数字信号处理部分的FPGA验证和ASIC实现

　　3．1 FPGA实现

　　笔者选择以Xilinx的SPARTAN3系列的XC3S1500为验证平台。使用Xilinx的ISE8．1为综合工具，得到如图5的顶层模块的综合具体电路图，其中电路时钟使用XC3S1500自带的75 MHz时钟，经过DCM分频为50 MHz后供给电路工作，经过电路测试，发现声音效果良好，具体电路图如图5所示。

　　3．2 ASIC实现

　　笔者最终实现了芯片设计，笔者选择了Chartered的0．35μ的库，使用Synopsys的后端Design C0mplier Prime Time，Astro，Hercules等工具进行后端设计。芯片尺寸为2 342 mmx2 342 mm，ASIC实现如图6所示。

　　本设计实际工作频率为50 MHz，在设计过程中，将时钟设定为80 MHz，经Prime Time验证后，系统时序良好，完全符合要求。

　　4 结论

　　目前，数字功放领域日益发展，但是中国的状况令人堪忧，本文提出的数字功放系统主要面向中低端产品的实现，可以为更进一步研究打下坚实基础。