在这一方程中：

C = 被驱动链路的有效负载电容

V = 显示信号的电压幅度

FCLK = 显示数据通道带宽

AFACTOR = 显示信号的有效活动因子 (数据位电平转换的平均速率)

NBITS = 显示通道数据位宽

图3：动态功率计算

在这些参数中，除C和AFACTOR之外大多数已在本文中讨论过，C与系统相关，就并行方案而言，C可取值80pF来估算包括PCB走线，柔性连接器、FPCB、ESD/EMI部件以及显示驱动电路输入负载在内的典型应用。而AFACTOR与数据相关，并随应用的不同而存在很大的差异，但在本计算中，则假设为50%。

使用这些参数以及图3的方程，根据下面的参数计算出并行方案的功耗为29mW。

C = 80pf

V = 2.7V

Fclk = 8MHz

Afactor = 50%

Nbits = 24

对于串行方案，功耗计算稍有不同。这里采用的方法是同时计算BP驱动串化器的功耗，以及解串器驱动显示驱动电路的功耗。

按照下面的参数，BP驱动串化器的功耗为0.5mW。

C=3pf

V=1.8V

Fclk=8MHz

Afactor=50%

Nbits=24

由此可见，由于BP输出负载减小，因而可降低BP IO的电压和驱动电流，从而大幅降低功耗。

使用同样的方法，按以下参数计算出解串器驱动显示驱动电路的功耗为14.5mW。

C=40pf

V=2.7V

Fclk=8MHz

Afactor=50%

Nbits=24

按此计算，本例的功率转折点为14mW，即并行功耗和串行方案的并行部分功耗之差。这个功率转折点决定了串行链路功耗达到平衡的阈值。对于本例，目前的串行方案的功耗指标为20mW以下。这意味着增加串行化处理的设计功耗仅增加6mW以下。如果进一步降低功耗，例如取消并行方案中常用的一些无源部件，串行方案便能够真正达到功率转折点。

通过精细地实施串行化，可以进一步降低显示数据路径的功耗，从而提高功率转折点，这可包括取消一些EMI部件，以及显示数据路径上的ESD保护器件，因为在串行方案中，串化器和解串器对可为BP和显示驱动电路提供抵御 FPCB 上电流瞬变的ESD保护。

串行方案进一步降低功耗的另一个途径，是将解串器集成到显示驱动电路中，目前已采用于某些应用。这样就可以大大降低解串器的大电容负载，从而进一步降低功耗。即便在未集成解串器的应用中，仍然可让解串器靠近显示驱动电路，从而减小数据通道走线的长度和负载，进而降低功耗。

总结：

串行化技术已越来越多地应用到当今的手机设计中。串行化技术主要用于节省空间，但人们往往认为这会大幅增加系统功耗。本文消除了这种疑虑，并阐明了串行化技术实际降低功耗的原理。目前的串行化解决方案正在缩小串行功耗与功率转折点间的差距。这意味着，除串行化技术给设计带来的其它好处之外，串行解决方案的链路功耗能够降低，因而整个系统的功耗得以降低。