3.1 MAX II器件优点
MAX II系列器件主要有以下优点:
成本优化的架构。四倍的密度,一半的价格(和上一代MAX器件相比)。以最小化裸片面积为目标的架构,业界单个I/O引脚成本最低;
低功耗。十分之一的功耗(和3.3 V MAX器件相比)。1.8 V内核电压以减小功耗,提高可靠性。
支持内部时钟频率高达300 MHz:两倍的性能(和3.3 V MAX器件相比);
内置用户非易失性Flash存储器。通过取代分立式非易失性存储器件减少元件数;
实时在系统可编程能力(ISP)。器件在工作状态时能够下载第二个设计,降低远程现场升级的成本;
片内电压调整器支持3.3 V、2.5 V或1.8 V电源输入。减少电源电压种类,简化单板设计;
多电压提供能力和外部器件在1.5 V、1.8 V、2.5 V或3.3 V逻辑级的接口。施密特触发器、回转速率可编程以及驱动能力可编程提高了信号完整性。
Altera提供免费的Quartus II基础版软件,支持所有MAX II器件,它是基于MAX II器件引脚锁定式装配和性能优化而设计的。
3.2 EPM570T144C5
本系统采用的切换电路逻辑相对比较简单,而所需要的GPIO较多,同时为了与SRAM及处理器电压匹配,所以选用核心电压3.3 V、144引脚(其中116个GPIO)的EPM570T144C5作为实现控制电路的CPLD。
EPM570T144C5内部有570个逻辑单元(Logic Element),相当于440个宏单元(Macrocell),此前常用的EPM7128只有128个宏单元。EPM570T144C5内部分为两个I/O bank,共116个通用I/O,引脚延时为8.8ns。满足系统的设计要求。
4 具体实现
本系统选用IS61LV5128AL为缓存使用的SRAM,该器件容量为8 bit 512 KB,有8条地址线(I/O0~I/O7)、19条地址线(A0~18)、片选使能CE(低电平有效)、输出使能OE(低电平有效)、写使能WE(低电平有效)。由于两片SRAM需要一直工作,且当写有效时(WE低电平)是输出使能无效,所以CE与OE可一直保持低电平,写控制由CPLD生成。