·上一文章：能带和能带隙
·下一文章：纳米(nm)技术
绝缘体上硅片(SILICon-on-insulator，SOI) 技术是一种在硅材料与硅集成电路巨大成功的基础上出现、有其独特优势、能突破硅材料与硅集成电路限制的新技术。随着信息技术的飞速发展，SOI技术在高速微电子器件、低压/低功耗器件、抗辐照电路、高温电子器件、微机械（MEMS）以及光通信器件等主流商用信息技术领域的优势逐渐凸现，被国际上公认为是“二十一世纪的微电子技术”、“新一代硅”。
SOI是Silicon－on－Insulator的缩写，称绝缘硅。随着芯片特诊尺寸跨入纳米尺度后，临近半导体物理器件的极限问题接踵而来，如电容损耗、漏电流增大、噪声提升、闩锁效应和短沟道效应等。为了克服这些问题，SOI技术应运而生。作为标准CMOS工艺的一种改进技术，SOI技术通过在两层硅基板之间封入一个绝缘的氧化层(这与大容量CMOS工艺技术恰好相反)，从而将活跃的晶体管元件相互隔离。SiO2埋层能有效地使电子从一个晶体管门电路流到另一个晶体管门电路，不让多余的电子渗漏到硅晶圆上。SOI器件具有寄生电容小、短沟道效应小、速度快、集成度高、功耗低、耐高温、抗辐射等优点，越来越受业界的青睐，世界项级半导体厂商IBM，英特尔、TI、飞思卡尔、飞利浦、AMD、台积电和三菱等先后采用SOI技术生产各种SOI IC。为此，SOI市场发展迅速。
SOI中“工程化的”基板由以下三层构成：
（1）薄薄的单晶硅顶层，在其上形成蚀刻电路
（2）相当薄的绝缘二氧化硅中间层
（3）非常厚的体型衬底硅衬底层，其主要作用是为上面的两层提供机械支撑。
目前制造SOI晶圆的方法主要有两种：一是注氧隔离法（SIMOX）；二是智能剥离法（Smart-cut）。注氧隔离法是采用大束流专用氧离子注入机把氧离子注入到硅晶圆中，注入剂量约为1018/cm2，然后在惰性气体中进行≥1300℃高温退火5h，从而在硅晶圆顶部形成厚度均匀的极薄表面硅层和Si02埋层。该方法的优点是硅薄层和SiO2埋层的厚度可精确控制，其缺点是由于氧注入会引起对硅晶格的破坏，导致硅薄层缺陷密度较高，该方法的领头厂商是美国Ibis Technology公司。该公司不仅制造SOI晶圆，而且生产大束流专用氧离子输入机。但是该公司于2004年7月宣布退出SOI晶圆市场，仅提供SOI晶圆制造设备。
智能剥离法是利用中等剂量氧离子注入，在一个硅晶圆中形成气流层，然后在低温下与另一个硅晶圆（SiO2/Si）键合，再进行热处理使注氢的硅晶圆片从气流层剥离出来，最后经CMP使硅表面层光滑。该方法的优点是硅薄层缺陷密度低，硅薄层和Si02埋层厚度也易控制。该方法的领引厂商是法国Soitec公司，该公司能量产φ200/φ300mmSOI晶圆，能提供各种硅薄层和SiO2埋层厚度的SOI晶圆，主要有3个品种，PD（部分耗尽）、FD（全部耗尽）和UT（超薄）UHIBOND。
SOI晶圆分厚层和薄层晶圆两种。厚层SOI晶圆适用于制造大功率IC，高压器件、MEMS传感器和红外光学器件等；薄层晶圆适用于制造高速MPU、存储器等。厚层SOI MOS器件的硅表面层厚度大于2倍栅下最大耗尽层区宽度。薄层SOI MOS器件的硅表面层厚度小于栅下最大耗尽层的宽度[3]。当硅表面层厚度变薄时，SOI MOD器件从PD向FD转变，目前SOI器件制造商均致力于发展FD SOI器件，现在大多数PD SOI器件的硅表面层厚度为100nm；当达到50nm时，可能有一些SOI器件部分耗尽，而另一些器件则全部耗尽，当小于50nm时，SOI器件全部耗尽，ITRS2001要求2005年PD顶部硅表面层厚度达48－80nm，FD顶部硅表面厚度达10－16nm，2006年PD顶部硅表面层厚度达42－70nm，FD顶部硅表面层厚度达8－14nm。FD SOI MOS器件具有较大电流驱动能力，陡直的亚阈值斜率，较小的短沟道，窄沟道效应和完全消除Kink效应等优点，特别适用于高速、低压、低功耗电路的应用。2004年业界已采用超薄SOI晶圆推出0.1μm、1亿个晶体管的高速CMOS电路。
SOI技术代表了微电子和光电子领域的先进生产力发展方向，拥有极其广泛的应用领域和发展前景，可以带动一批技术的研究和发展.与传统的大容量CMOS工艺技术相比，SOI工艺技术将使晶体管具有更快的开关速度，从而为那些要求高性能、高速度和低功耗的应用提供了极具吸引力的解决方案。这项技术也能被优化为超低功耗版本，满足便携式应用的低功耗要求。
国际著名微电子公司，如IBM公司、Intel公司、AMD公司无不竞相采用SOI技术发展其新一代产品。下表是IBM公司SOI技术的发展情况:
开始采用SOI材料做基板时，芯片制造商在生产过程中仍然能够继续使用传统的制造工艺和设备。事实证明，SOI完全能够满足主流MOSFET（金属氧化物半导体场效应晶体管）的性能需求。对部分耗尽型和全部耗尽型CMOS（互补金属氧化物半导体）器件的性能改善、漏电流减小以及功耗减少等都会产生极大地影响，特别适合于低电压器件结构等。
除了CMOS器件，SOI还可用来制造技术领先的微电子机械系统（MEMS），MEMS 可用于传感器以及微光电技术电路等。此外，也可以利用SOI增强BiCMOS、功率器件和高压器件的性能，另外还能够改善在高温环境或者曝光在电离辐射环境下的集成电路的性能。
基于SOI的器件
SOI晶圆制造的芯片由数百万含晶体管的绝缘区组成，每个绝缘区都与其它绝缘区和其下的体型衬底硅基板互相隔离。这一特点极大地简化了电路的设计：由于晶体管之间是互相隔离的，设计师无需为了实现反偏结点的电气绝缘而设计复杂的电路方案。同时绝缘层也会保护顶层和体硅衬底基板上寄生的活动硅层。SOI的这两个优点，使得设计师们能够研发出更加紧凑的超大规模集成电路（VLSI）芯片。
同时，集成电路制造商利用SOI还能够生产出在待机和操作模式下功耗更低的CMOS电路。由于此结构中绝缘层把活动硅膜层与体型衬底硅基板分隔开来，因此大面积的p-n结将被介电隔离（dieleCTRic isolation）取代。源极和漏极（drain regions）向下延伸至氧化埋层（buried oxide BOX），有效减少了漏电流和结电容。其结果必然是大幅度提高了芯片的运行速度，拓宽了器件工作的温度范围。
与通过传统的体型衬底硅晶圆生产的芯片相比，基于SOI的芯片受“短信道”效应的影响更小。短信道效应是门极和结点之间“电荷共享”的结果。门极电场与源极和漏极互相竞争。但是由于膜层厚度大大低于源极和漏极之间的空间，晶体管本身的厚度因此受到了限制，短信道效应也将大幅度减少，甚至消失。
SOI晶圆的制造
SOI晶圆制造技术已经开发了很多种。然而，由Soitec倡导的被命名为Smart CutTM的粘合技术是最具有实践意义和最坚固耐用的技术之一，非常适合于量产和工业化生产。目前超过90%的SOI晶圆市场都是以Smart Cut 技术为基础打造的。
Smart Cut是一种创新性的技术，用来将晶圆基板材料（如硅晶）生成的超薄单晶体层移植到另一个表面。该技术采用离子注入和热激活工艺作为一种“原子解剖刀”（atomic scalpel），逐一将晶圆水平切片，从“原”基板上剥起薄薄的一层，并将它放到新的基板上（参见图1）。
高级的工程基板
SOI是目前应用最广泛的工程基板。对于现有的器件，顶层硅的厚度普遍为500A ；在65纳米技术标准下，膜厚将降到200A。而且，除了SOI之外，Smart Cut 剥离和粘合技术还适用于其它更宽泛的工程基板。分别是：
（1）应变SOI，在顶层的晶格中，硅晶的电子活动层被拉紧（主要是被拉伸），这样使得电荷的流动速度更快。电路的性能至少能够提高30%至40%（报告表明电子移动速度提高了80%之多）。预计技术领先的器件制造商会将应变SOI引入到45纳米技术标准的应用中。
（2）多层复合半导体基板，这些基板以第III-V 代材料为基础，如GaAs、InP、GaN以及SiC等，将被用于开发高频、高功率应用和光电器件等。
（3）GeOI（绝缘体上锗）基板籍由在硅上引入大量的锗，极大地改善了电子移动速度，为未来的高速逻辑应用提供了信心。这种基板将被引入到32纳米技术标准的应用中。
随着整个半导体行业的目标逐步转向提高性能、降低功耗、设计先进的微电子应用，体硅晶圆已不再能够满足需求。毫无疑问，SOI和其它工程基板将成为半导体行业未来发展的中流砥柱，性能至少能够提高30%至40%（报告表明电子移动速度提高了80%之多）。预计技术领先的器件制造商会将应变SOI引入到45纳米技术标准的应用中。
SOI技术的优点
IBM在芯片制造业一直是新技术的积极倡导者，它是首先在芯片生产上采用铜制造技术的厂商。在过去的三十年里，科学家一直在研究如何利用现有的硅制造技术来提高计算机的性能，随着时间的推移，硅技术可挖掘的潜力越来越小，芯片制造业发展的步伐较过去而言放慢了不少。而由IBM开发的SOI技术则可以有效地扭转目前芯片制造业的这种局面，制造出速度更快、成本更低廉的电脑芯片，使芯片制造水平至少向前迈了1年～2年。
IBM对采用SOI技术制造的芯片进行了全面的测试，发现和采用普通技术制造的芯片相比，它在性能上大约有20％～25％的提高。根据摩尔定律，SOI技术将是芯片制造业一次重要的飞跃，主要是弥补了前些年因采用CMOS技术导致的芯片制造业进展缓慢。SOI技术主要通过减少电子流失和清除由于CMOS技术造成的“体效应”（Body Effect）来提高芯片的性能，“体效应”是CMOS技术的副产品，它会导致电流持续降低，从而影响到芯片的整体性能。
采用SOI技术的另一大优点就是能耗低。SOI技术不仅可以提高芯片的性能，而且还是一种出色的节能技术。最近几年，随着芯片制造技术的不断提高，芯片的能耗也逐渐提高，散热成为芯片使用中不可缺少的手段了。想想也是，几年前推出的486芯片，能耗不足5W，使用时不需要给它装上散热片、风扇等一大堆装饰；后来出现的Pentium，能耗达到了10W；而目前流行的600MHz Pentium Ⅲ虽然采用了0.18微米技术制造，可是能耗也达到了创纪录的28W，甚至现在连显示卡的芯片也必须采用散热装置了。芯片温度过高除了会影响芯片的使用寿命外，还会影响到系统的稳定性，所以降低芯片的能耗就成为芯片制造厂商必须解决的当务之急了。IBM在降低芯片能耗上作出过不少努力，如采用MOS晶体管代替双极型晶体管（Bipolar Transistors）就是因为双极型晶体管的能耗过大。采用SOI技术之所以可以降低芯片的能耗，是因为采用SOI技术制造的芯片具有独特的低电压导通性，在相同的低电压下，采用CMOS技术制造的芯片是无法正常工作的。根据ASIC的预测，SOI技术对那些必须使用低能耗的领域（如便携式电脑）的冲击尤为巨大，如一块4MB内存，采用SOI技术制造的要比CMOS技术制造的能耗低1.7毫瓦到30多毫瓦。
SOI技术面临的问题
尽管SOI技术比起传统的制造技术拥有更大的优势，但想要成为芯片制造业的主流技术，还必须解决好下面几个问题。首先是技术问题，由于SOI技术不同于传统的芯片制造技术，在材料的选择上也有较大的差异：用于制造MOS晶体管的硅必须是结晶状态的硅，而使用的绝缘体（二氧化硅）也必须非常纯净，不能有一丝杂质，否则无法阻止电子的流失，从而使SOI技术失去了意义。提纯二氧化硅在技术上有一定的难度，这同样会使芯片的制造成本增加，如何开发出一种低成本的提纯技术，是摆在IBM面前的一道难题。根据市场分析家的预测，用SOI技术取代传统的制造技术不是一次小的外科手术，而是一项规模庞大的工程，需要花费相当长的时间才能完成。
对于其他芯片制造商来说，就不仅仅是简单的技术问题了，因为使用SOI技术必须对芯片进行重新设计，而且无法利用现有的硅生产工艺进行大规模生产，必须对生产线进行相当大的调整才能满足SOI的工艺要求，这显然是一笔不小的开销。正是由于以上原因，SOI技术目前还不可能成为芯片制造商普遍采用的技术，尽管IBM极力推崇这项技术，传统的CMOS技术仍将是目前的主流技术。
SOI技术的发展
SOI(Silicon-on-insulator)是一种在硅材料与硅集成电路巨大成功的基础上出现的、有独特优势、能突破硅材料与硅集成电路限制的新技术,被国际上公认为是“21世纪的微电子技术。
在薄膜上制备半导体器件的概念可以追溯到 1926年，首先由Lilienfield在他的专利—“场效应”器件中提出来。20世纪60年代初期，随着蓝宝石上硅（SOS）技术的诞生，SOI技术发展经历了一次大的突破。但是，SOS并非理想基片，蓝宝石和硅之间的晶格失配引起在顶层硅中产生了高密度的晶格缺陷，尤其在Si/Al2O3界面附近，这使得在制备器件的基片的硅薄膜内产生应力。
20多年以后，电路设计者仍然设法用体硅实现小于0.1mm的CMOS电路的量产。然而，这种局面在90年代末明显改变了，市场迫使开拓SOI衬底在移动通信和其他手提设备低压、低功耗IC中的优势。目前，人们设法把SOI衬底应用于光电系统和MEMS中。
从20世纪70年代到90年代末，发展了许多新的SOI技术，各种技术以其大概发展时间为序列于表1。
