为了延长电子便携式产品的电池使用时间，降低设计功耗变得越来越重要。在IC设计流程中，多种电源管理技术逐渐被应用，如clock gating，MSV（Multiple Supply Voltage），PSO（Power Shut Off）。然而这些低功耗技术的引入，对验证工作带来了很大的挑战性。

CPF（Common Power Format）是Cadence公司提出的一套完整的低功耗解决方案。本文根据CPF在低功耗验证过程中的实际使用情况，阐述了如何使用CPF来查找低功耗设计问题以及简化验证工作。

VIA芯片的低功耗设计和验证的挑战

在笔者目前负责的芯片中，用到的主要的低功耗设计技术包括clock gating，MSV(Multiple Supply Voltage)和PSO(Power Shut Off)。CPF主要被用于进行PSO的验证。

图1是一个芯片结构示意图：黄色区域表示电源always-on的电源域。电源关断的控制信号来自外部。

图1 芯片模块图

低功耗芯片设计的验证方式评估

由于RTL代码没有电源信息，因此在RTL通常很难验证到和低功耗设计相关的bug。

为了实现RTL级代码的power aware验证，我们在2007年第四季度针对支持低功耗设计的验证方式进行了评估，选择了基于CPF的Cadence的流程和另外一家基于PLI方式的低功耗验证方式进行了评估。

表1是评估结果。

表1 Power Aware验证评估结果

应用CPF验证低功耗设计流程

1 将低功耗设计规范写成cpf文件

此步骤在我们的设计中非常简单，下面是一个简单的cpf文件的示意。

# Define the top domain
set_design TOP
# Define the default domain
create_power_domain
-name pdTop -default
# Define Power-Domain A
create_power_domain
-name pdA
-instances {uA uC}
-shutoff_condition {!uPCM/pso[0]}

2 在验证流程中读入cpf文件