·上一文章：彩显扫描电路、高压形成电路原理分析
·下一文章：安吉尔JD-12LH冷热饮水机冷水龙头放出的水很冷，过一段时间不出水
2、有线数字电视机顶盒主芯片
MB87L2250简介MB8712250是Fuiitsu公司的一种单片MPEG-2解码器。可应用于各种机顶盒。该芯片包含32位RISC处理器。32路PID解复用器以及MPEG-2视音频解码电路。CPU工作频率为54MHz。
（1）芯片特征L2250内部主要包括32位RISC CPU；1kB高速缓冲存储器；16MB的SDRAM；支持32路PID；红外线接收；机顶盒格式转换；8位屏幕显示；IIC兼容接口；两个智能卡接口；16位通用可编程输入／输出：自动时钟恢复。其内部结构框图见图6。
采用该芯片的有四川九洲公司的DVC一2008ND有线数字电视机顶盒、深圳同洲CDVBC2200型有线数字电视机顶盒等。
（2）嵌入式CPU 集成在MB87L2250芯片中的ARC CPU是具有硬件RISC的32位高性能CPU。它运行在54MHz时钟频率上，存储了256条32位指令。ARC存储器控制器包括能寻址8M字节SRAM和8M字节SDRAM控制器。SRAM控制器有一个可编程的等待状态发生器，当与不同速度的存储器连接时。可在读写时序中插入等待状态与之适应。
MPEG解码器位于辅助地址空间里。主接口（串口）允许访问所有的ARC寄存器和全部地址，主要用来调试系统，也能用来初始化基本系统。
（3）传输流解复用器和系统解码器传输流解复用器（1SB）作为信道解调器与8712250芯片之间的接口，接收来自解调器的8位并行或串行码流，进行同步处理和错误校正。解复用器的主要部分是PID分析器，用来识别传输包中32个可编程PID中的一个。TSD提取相应的有效负载数据和系统信息，送到存储器接口。与码流进行比较。DVB解扰器作为TSD的从属补充部分。能在TS级和PES级解扰。解扰器能并行处理8个不同的码流。
（4）视频解码静视频解码器用来完成MPEG ML@MP解码的所有任务，它包含五个模块和两个处理视频码流的中间存储器。其中VD-VLD模块用来对视频码流进行解码。VD-IQ模块进行反量化。反量化后的图像数据存储在第1个中间存储器VD-IMA里。以便由VD-IDCT模块进行反离散余弦变换。完成反DCT处理后。亮度和色度数据存人第2个中间存储器VD-IMB。VD-FR模块完成帧重建。并将巳解码的数据存入外部存储器。VD-CTRI膜块以并行方式控制上述四个模块。VD-CTRL模块还能用不同的隐蔽方式处理传输错误。出现传输错误的码流将会引起解码出错。此时VD-CTRL使用隐蔽矢量来隐蔽错误。
（5）音频解码器 音频解码器用来对按MPEG-2标准的1层和2层编码的音频码流进行解压缩。并用16位或20位宽的PCM数据提供音频输出接口。其核心由5个功能块组成：输入接口AD-INP、未打包帧AD-flip、滤波器组AD-FLT、处理单元AD-MUL、一览表AD-SCD和分配存储器AD-IRM。输入接口用来实现未打包帧与滤波器组之间的通信；未打包帧用于码流同步和进行CRC检查，在未打包帧中。还要重建量化和采样；滤波器组将重建样品从频域转换到时域；处理单元为未打包帧和滤波器组分配存储区域；一览表控制各功能模块的工作。
（6）视频输出接口 视频输出接口用来将经过解压缩的视频数据以Y、Cb、Cr格式输出。它可以直接与标准的视频编码器相接。并能产生数模转换所需要的数字视频信号，视频输出接口还支持OSD（VO-OSD）和VBI图文数据（VO-TTX）。它所包含的水平和垂直滤波器（VO-VFLT、VO-HFLT）用来进行视频格式转换、色度信号上采样和文字盒转换。
（7）音频输出接口音频输出接口直接输出解码重建音频样品串行数据送到DAC。音频输出接口由四个模块组成：口令接口CI、数据输出D0、分数计数器FC和输出同步OS。
（8）存储器接口存储器接口用来管理87L2250内各功能块与外部存储器之问的通信。存储器接口受主控单元（MCU）控制。主控单元包括一个控制器（CTRL）、一个总线仲裁块和控制B帧的指针管理单元（PMU）。存储器接口内有一个缓冲器。
用来存储与SDRAM之间进行传输的数据。
（9）IC卡接口87L2250提供了两个独立的IC卡接口，IC卡接口满足IS07816的要求，且只支持异步卡。IC卡接口直接受主接口控制。不影响视频和音频解码功能，两个接口不能同时工作，一次只能有一个起作用，另一个则保留上次工作时的最后状态，除非清除其状态。IC卡接口包含带定时器支持和控制逻辑的并串和串并转换器。主CPU发送整个数据帧到IC卡。并从IC卡接收整个数据帧。IC卡接口满足接口时序的要求，并为数据帧的定时和错误处理提供一定支持，并在主CPU休息时，为实现通信规程和帧集合提供支持。
（10）IIC接口 IIC接口是一个并串和串并转换器，用来为主CPU和IIC总线之间提供接口。主CPU可以通过IIC总线。控制接在总线上的外部器件。从主CPU接收的并行数据必须转换成适合在IIC总线上传输的串行形式；从IIC总线上接收的串行数据也必须转换成适合主CPU的并行形式。IIC接口还管理接口时序、数据结构和错误处理。IIC接口包括三个在主CPU和IIC总线之间通信的寄存器单元。即可写的32位数据寄存器，可写的16位结构寄存器，可读的16位数据寄存器。
（11）通用I／0接口MB87L2250提供了16根输入，输出线，可构成各种各样的通用结构。
（12）红外线接收器 红外线接收器（IR）实际上是一个脉冲宽度计数器。它采用54MHz时钟，每出现一个使能信号，就在IR边沿上进行检测，IR边沿的灵敏度是可编程的，其IRQ FIFO有4个字的深度。
