由与门、或门和非门可以组合成其他逻辑门。把与门、或门、非门组成的逻辑门叫复合门。常用的复合门有与非门、或非门、异或门、与或非门等。
一、与非门
将一个与门和一个非门按图T1110连接,就构成了一个与非门。与非门有多个输入端,一个输出端。三端输入与非门的逻辑符号如图Z1111所示,它的逻辑表达式为:

真值表和波形图分别如表Z1107和图Z1112所示。
表 Z1107
A B C |
Y |
0 0 0 |
1 |
0 0 1 |
1 |
0 1 0 |
1 |
0 1 1 |
1 |
1 0 0 |
1 |
1 0 1 |
1 |
1 1 0 |
1 |
1 1 1 |
0 | |
 |
由此可知,与非门的逻辑功能为:当输入全为高电平时,输出为低电平;当输入有低电平时,输出为高电平。
二、或非门 把一个或门和一个非门连接起来就可以构成一个或非门,

如图Z1113所示。或非门也可有多个输入端和一个输出端。三端输入或非门的逻辑符号如图Z1114所示,它的逻辑表达式为:
Y=

GS1107
真值表和波形图分别如表Z1108和图Z1115所示。
由此可知,或非门的逻辑功能为:当输入全为低电平时,输出为高电平;当输入有高电平时,输出为低电平。
表 Z1108
A B C |
Y |
0 0 0 |
0 |
0 0 1 |
0 |
0 1 0 |
0 |
0 1 1 |
0 |
1 0 0 |
0 |
1 0 1 |
0 |
1 1 0 |
0 |
1 1 1 |
1 | |
 |
三、异或门 当两个输入变量的取值相同时,输出变量取值为0;当两个输入变量的取值相异时,输出变量取值为1。这种逻辑关系称为异或逻辑。能够实现异或逻辑关系的逻辑门叫异或门。异或门只有两个输入端和一个输出端,其逻辑符号如图T1116(a)所示。
异或门的逻辑表达式为:
Y=A·

+

·B=A⊕B GS1108
式中,符号⊕表示异或逻辑。
异或门真值表如表Z1109所示。波形图如图Z1116(b)所示。
异或门的逻辑功能可简述为:输入相异,输出为高电平。输入相同,输出为低电平。
表Z1109 异或门真值表
A B |
Y |
0 0 |
0 |
0 1 |
1 |
1 0 |
1 |
1 1 |
0 | |
 |
四、与或非门 把两个与门、一个或门和一个非门联结起来,就构成了与或非门。它有多个输入端、一个输出端,逻辑符号如图Z1117所示。其逻辑表达式为:
Y=

GS1109
真值表如表Z1110所示,波形图见图Z1118。
与或非门的逻辑功能是:当任一组与门输入端全为高电平或所有输入端全为高电平时,输出为低电平;当任一组与门输入端有低平或所有输入端全为低电平时,输出为高电平。
表Z1110 与或非门真值表
输 入 |
输 出 |
A B C D |
Y |
0 0 0 0 |
1 |
0 0 0 1 |
1 |
0 0 1 0 |
1 |
0 0 1 1 |
0 |
0 1 0 0 |
1 |
0 1 0 1 |
1 |
0 1 1 0 |
1 |
0 1 1 1 |
0 |
1 0 0 0 |
1 |
1 0 0 1 |
1 |
1 0 1 0 |
1 |
1 0 1 1 |
0 |
1 1 0 0 |
0 |
1 1 0 1 |
0 |
1 1 1 0 |
0 |
1 1 1 1 |
0 | |
 |