3.9.5辐射型信号线排列

　　辐射型信号排列通常有最短的路径，以及产生从源点到接收器的最小延迟，但是这也能产生多个反射和辐射干扰，所以应该避免用辐射型排列高速和敏感信号线。

　　3.9.6不变的路径宽度

　　信号路径的宽度从驱动到负载应该是常数。改变路径宽度时路径阻抗(电阻，电感，和电容)会产生改变，从而产生反射和造成线路阻抗不平衡。所以最好保持路径宽度不变。 3.9.7洞和过孔密集

　　经过电源和地层的过孔的密*在接近过孔的地方产生局部化的阻抗差异。这个区域不仅成为信号活动的“热点”，而且供电面在这点是高阻，影响射频电流传递。

　　3.9.8切分孔隙

　　与洞和过孔密集相同，电源层或地线层切分孔隙(即长洞或宽通道)会在电源层和地层范围内产生不一致的区域，就象绝缘层一样减少他们的效力，也局部性地增加了电源层和地层的阻抗。

　　3.9.9接地金属化填充区

　　所有的金属化填充区应该被连接到地，否则，这些大的金属区域能充当辐射天线。 3.9.10最小化环面积

　　保持信号路径和它的地返回线紧靠在一起将有助于最小化地环，因而，也避免了潜在的天线环。对于高速单端信号，有时如果信号路径没有沿着低阻的地层走，地线回路可能也必须沿着信号路径流动来布置。

　　3.10其它布线策略：

　　采用平行走线可以减少导线电感，但导线之间的互感和分布电容会增加，如果布局允许，电源线和地线最好采用井字形网状布线结构，具体做法是印制板的一面横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。

　　为了抑制印制板导线之间的串扰，在设计布线时应尽量避免长距离的平行走线，尽可能拉开线与线之间的距离，信号线与地线及电源线尽可能不交叉。在一些对干扰十分敏感的信号线之间设置一根接地的印制线，可以有效地抑制串扰。 3.10.1为了避免高频信号通过印制导线时产生的电磁辐射，在印制线路板布线时，需注意以下几点：

　　(1)布线尽可能把同一输出电流而方向相反的信号利用平行布局方式来消除磁场干扰。

　　(2)尽量减少印制导线的不连续性，例如导线宽度不要突变，导线的拐角应大于90度，禁止环状走线等。

　　(3)时钟信号引线最容易产生电磁辐射干扰，走线时应与地线回路相靠近。

　　(4)总线驱动器应紧挨其欲驱动的总线。对于那些离开印制线路板的引线，驱动器应紧紧挨着连接器。

　　(5)由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比，与其宽度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线。行驱动器或总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能短。对于分立元件电路，印制导线宽度在1.5mm左右时，即可完全满足要求；对于集成电路，印制导线宽度可在0.2～1.0mm之间选择。

　　(6)发热元件周围或大电流通过的引线尽量避免使用大面积铜箔，否则，长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状，这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。

　　(7)焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D一般不小于(d+1.2) mm,其中d为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+1.0)mm。

　　3.10.2印刷线路板的布线还要注意以下问题：

　　(1)专用零伏线，电源线的走线宽度≥1mm；

　　(2)电源线和地线尽可能靠近，以便使分布线电流达到均衡；

　　(3)要为模拟电路专门提供一根零伏线；

　　(4)为减少线间串扰，必要时可增加印刷线条间距离；

　　(5)有意安插一些零伏线作为线间隔离；

　　(6)印刷电路的插头也要多安排一些零伏线作为线间隔离；

　　(7)特别注意电流流通中的导线环路尺寸；

　　(8)如有可能，在控制线(于印刷板上)的入口处加接R-C滤波器去耦，以便消除传输中可能出现的干扰因素。

　　3.11 PCB布线通用规则：

　　在设计印制线路板时，应注意以下几点：

　　(1)从减小辐射骚扰的角度出发，应尽量选用多层板，内层分别作电源层。地线层，用以降低供电线路阻抗，抑制公共阻抗噪声，对信号线形成均匀的接地面，加大信号线和接地面间的分布电容，抑制其向空间辐射的能力。 (2)电源线。地线。印制板走线对高频信号应保持低阻抗。在频率很高的情况下，电源线。地线。或印制板走线都会成为接收与发射骚扰的小天线。降低这种骚扰的方法除了加滤波电容外，更值得重视的是减小电源线。地线及其他印制板走线本身的高频阻抗。因此，各种印制板走线要短而粗，线条要均匀。

　　(3)电源线。地线及印制导线在印制板上的排列要恰当，尽量做到短而直，以减小信号线与回线之间所形成的环路面积。

　　(4)时钟发生器尽量靠近到用该时钟的器件。

　　(5)石英晶体振荡器外壳要接地。 (6)用地线将时钟区圈起来，时钟线尽量短。

　　(7)印制板尽量使用45°折线而不用90°折线布线以减小高频信号对外的发射与耦合。

　　(8)单面板和双面板用单点接电源和单点接地；电源线。地线尽量粗。

　　(9) I/O驱动电路尽量靠近印刷板边的接插件，让其尽快离开印刷板。

　　(10)关键的线要尽量粗，并在两边加上保护地。高速线要短而直。

　　(11)元件引脚尽量短，去耦电容引脚尽量短，去耦电容最好使用无引线的贴片电容。

　　(12)对A/D类器件，数字部分与模拟部分地线宁可统一也不要交叉。

　　(13)时钟。总线。片选信号要远离I/O线和接插件。

　　(14)模拟电压输入线。参考电压端要尽量远离数字电路信号线，特别是时钟。

　　(15)时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚需远离I/O电缆。

　　(16)石英晶体下面以及对噪声敏感的器件下面不要走线。

　　(17)弱信号电路，低频电路周围不要形成电流环路。

　　(18)任何信号都不要形成环路，如不可避免，让环路区尽量校

　　4．PCB板的地线设计

　　在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地。机壳地(屏蔽地).数字地(逻辑地)和模拟地等。

　　在PCB板的地线设计中，接地技术既应用于多层PCB,也应用于单层PCB。接地技术的目标是最小化接地阻抗，从此减少从电路返回到电源之间的接地回路的电势。

　　(1)正确选择单点接地与多点接地

　　在低频电路中，信号的工作频率小于1MHz,它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1~10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20,否则应采用多点接地法。高频电路宜采用多点串联接地，地线应短而粗，高频元件周围尽量布置栅格状大面积接地铜箔。 (2)将数字电路与模拟电路分开电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。

　　(3)尽量加粗接地线

　　若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗，使它能通过三倍于印制线路板的允许电流。如有可能，接地线的宽度应大于3mm。

　　(4)将接地线构成闭环路

　　设计只由数字电路组成的印制线路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制线路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。

　　(5)当采用多层线路板设计时，可将其中一层作为“全地平面”，这样可减少接地阻抗，同时又起到屏蔽作用。我们常常在印制板周边布一圈宽的地线，也是起着同样的作用。

　　(6)单层PCB的接地线

　　在单层(单面)PCB中，接地线的宽度应尽可能的宽，且至少应为1.5mm(60mil)。由于在单层PCB上无法实现星形布线，因此跳线和地线宽度的改变应当保持为最低，否则将引起线路阻抗与电感的变化。

　　(7)双层PCB的接地线

　　在双层(双面)PCB中，对于数字电路优先使用地线栅格/点阵布线，这种布线方式可以减少接地阻抗。接地回路和信号环路。像在单层PCB中那样，地线和电源线的宽度最少应为1.5mm。

　　另外的一种布局是将接地层放在一边，信号和电源线放于另一边。在这种布置方式中将进一步减少接地回路和阻抗。此时，去耦电容可以放置在距离IC供电线和接地层之间尽可能近的地方。