摘 要：综述了频率合成技术的历史、现状、新进展及发展趋势，介绍并分析了几种主要频率合成器的基本原理，并对其性能进行了比较。
关键词：频率合成；锁相环；直接数字频率合成；DSP
Frequency synthesis technology：history,actuality and developme nt
QIU Yingfeng,LIU Guangbin
(The Second Artillery Engineering College,Shaanxi Xi'an 710025,China)
Abstract：The history,actuality,new evolvement and trends of development of frequency synthesis technology are summarized.The basIC principles of several kinds of frequency synthesizer are introduced and th eir performances are compared in this paper.
Key words：frequency synthesis;phase LOCked loop;direct digital frquency synthesis;DSP
0引言
频率合成器是电子系统的心脏，是决定电子系统性能的关键设备，随着通信 、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展，对频率合成器提出了越 来越高的要求。频率合成技术是将一个或多个高稳定、高精确度的标准频率经过一定变换，产生同样高稳定度和精确度的大量离散频率的技术。频率合成理论自20世纪30年代提出以来，已取得了迅速的发展，逐渐形成了目前的4种技术：直接频率合成技术、锁相频率合成技术、直接数字式频率合成技术和混合式频率合成技术。
1直接模拟式频率合成器［1］
直接式频率合成器是最先出现的一种合成器类型的频率信号源。这种频率合成器原理简单，易于实现。直接模拟式频率合成器是由一个高稳定、高纯度的晶体参考频率 源，通过倍频器、分频器、混频器，对频率进行加、减、乘、除运算，得到各种所需频率。 直接合成法的优点是频率转换时间短，并能产生任意小的频率增量。但用这种方法合成的频率范围将受到限制。更重要的是，直接模拟式频率合成器不能实现单片集成，而且输出端的谐波、噪声及寄生频率难以抑制。因此，直接模拟式频率合成器已逐渐被锁相式频率合成器 、直接数字式频率合成器取代。
2锁相式频率合成技术
锁相式频率合成器是采用锁相环(PLL)进行频率合成的一种频率合成器。它是目前频率合成器的主流，可分为整数频率合成器和分数频率合成器［2］。在压控振 荡器与鉴相器之间的锁相环反馈回路上增加整数分频器，就形成了一个整数频率合成器。通过改变分频系数N，压控振荡器就可以产生不同频率的输出信号，其频率 是参考信号频率的 整数倍，因此称为整数频率合成器。输出信号之间的最小频率间隔等于参考信号的频率，而这一点也正是整数频率合成器的局限所在。图1是锁相式整数频率合成器的原理框图。
图1中，在VCO的输出端和鉴相器的输入端之间的反馈回路中加入了一个÷N的可变分频器。高稳定度的参考振荡器信号fR经R次分频后，得到频率为fr的参考脉冲信号。同时，压控振荡器的输出经N次分频后，得到频率为fV的脉冲信号，两个脉冲信号在鉴频鉴相器进行频率或相位比较。当环路处于锁定状态时，输出信号频率：
显然，只要改变分频比N，即可实现输出不同频率的fo，从而实现由fr合成fo的目的。其输出频率点间隔Δf＝fr。
由于单环PLL频率合成器难于同时满足合成器在频带宽度、频率分辨率和频率转换时间等多方面的性能要求，因此，现代通信与电子设备中采用多环PLL频率合成器、吞除脉冲式锁相 环频率合成器或锁相环分数频率合成器。
在多环频率合成器中，使用多个锁相环路。如在三环锁相频率合成器中，高位环提供频率间隔较大的较高频率输出，低位环提供频率间隔较小的较低频率输出，加法环将前两部分加起来，从而获得既有较高的工作频率，频率分辨率也很高，又能快速转换频率的合成信号输出。
在实际应用中，特别是在超高频工作情况下，为获得较大范围的频率选择(较多的频率数)和较小的步进频率，多采用吞除脉冲式锁相环频率合成器［3］，如图2所示。其实现方法为，在M分频器与压控振荡器之间插入高速双模前置分频器(÷P与÷(P＋1))和吞除脉冲计数器A，最终得到总频计数分频比：
可见，频率范围扩展了P倍，而频率间隔仍然保持为较小的fr。
吞除脉冲锁相式整数环频率合成器是一种在通信、雷达等领域中得到广泛应用的器件，它的最大特点是频率间隔小、工作频率高。
锁相式分数频率合成器的输出信号频率不必是参考信号频率的整数倍，可以是参考信号频率的小数倍。如果参考电压用fr表示，输出电压用fo表示，那么输出信号和参考信号的关系可以表示为：
其中，K和M为整数，0≤K＜M，而M决定了小数频率合成器的精度。小数频率合成器 输出信号的最小频率间隔即输出频率精度由参考信号频率和小数频率合成器的分辨位数决定。由此可 见，小数频率合成器在支持较高频率的参考信号的同时可以获得很高的输出频率精度。小数频率合成器有多种实现方式，其中Δ－∑小数频率合成器是最成功的实现方式［4］。
3直接数字频率合成技术
直接数字频率合成(DDS)技术是20世纪80年代末，随着数字集成电路和微电子 技术的发展出现的一种新的数字频率合成技术，它从相位量化的概念出发进行频率合成。DD S技术与传统的频率合成技术相比，具有频率分辨率高、相位噪声小、稳定度高、易于调整及控制灵活等优点［5］。
如图3所示，电路由相位累加器(PA)、正弦查询表(LUT)、D／A转换器(DAC)和低通滤波器(LP F)等部分组成。DDS的工作原理实质上是以数控的方式产生频率、相位可控制的正弦波。相位累加器由N位全加器和N位累加寄存器级联而成，对代表频率的二进制码 进行累加运算。幅度／相位转换电路实质上是一个波形寄存器，以供查表使用，读出的数据 送入D／A转换器和低通滤波器。工作过程为：每来一个时钟脉冲fclk，N位加法器将频率控制数据与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的输入端，以使加法器在下一时钟的作用下继续与频率控制数据相加；另一方面输出M位作为取样地址值送入幅度／相位转换电路，幅度／相位转换电路根据这个地址输出相应的波形数据。最后经D／A转换器和低通滤波器将波形数据转换成所需要的模拟波形。相位累加器在基准时钟的作用下，进行线性相位累加，当相位累加器加满时就会产生一次溢出，这样就完成了一个周期，该周期就是DDS信号的频率周期。其主要关系式为：
其中：K为频率控制字，N为相位累加器位数，fclk为时钟频率。
尽管DDS技术有很多优点，但它也并不十分完美。其主要不足是合成信号的频 率较低、频谱不纯［6］。
4混合式频率合成技术
PLL技术具有高频率、宽带、频谱质量好等优点，但其频率转换速度低。DDS技术则具有高速频率转换能力、高度的频率和相位分辨能力，但目前尚不能做到宽带，频谱纯度也不如PLL。混合式频率合成技术利用这两种技术各自的优点，将两者结合起来，其基本思想是利用DDS的高分辨率来解决PLL中频率分辨率和频率转换时间的矛盾。通常有DDS激励PLL和DDS附加PLL两种基本方案［7］。
在DDS激励PLL方案中，使DDS在某个频率附近产生精细的频率步进，并且DDS的输出作为PL L的标准输入信号，同时将PLL设计成倍频环，将DDS产生的信号倍频到所需的频率范围内。 该方案通过采用高的鉴相频率(DDS的输出频率)来提高PLL的转换速度，并利用DDS的高分辨 率来保证小频率间隔。
DDS附加PLL方案是在环路中插入混频器，使DDS和PLL的输出相加，其输出频率为：fo＝Nfr＋fDDS。为了使PLL具有很小的频率转换时间，PLL可采用高鉴相频率fr，而DDS小的频率间隔则可保证输出频率fo的精细变化。fo的上限频率取决于Nfr，频率分辨率取决于DDS。
5频率合成技术的新进展
5.1频率合成器芯片
早期的频率合成器主要由分立元器件来实现。80年代以来，微电子技术和计算机技术的飞速发展，使得频率合成器趋于全集成化，所有电路都集成在一块芯片上。频率合成器 的发展趋势是频率更高、系统功能更强、制作工艺更先进、集成度更高、成本更低、系列品 种更加完善。双环或多环锁相式频率合成器、DDS与锁相式混合的频率合成器已经实现单片集成。频率合成器已经与通信系统收发信机的射频电路集成在一起，形成了集接收机、发射机、频率合成器于一体的SOC芯片。
生产频率合成器芯片的厂商主要有美国的AD公司、国家半导体公司、Motorola公司、Qualco mm公司；日本的富士通公司和荷兰的Philips公司［8］。
5.2频率合成器的EDA实现［9］
在有些场合，专用DDS芯片在控制方式、转化速度等方面往往与系统的要求差 距很大，这时可用EDA(电子设计自动化)技术按照自己的需要来设计基于DDS的ASIC。用EDA 技术来实现的过程是：首先按照“自顶向下”的设计思想，用VHDL(硬件描述语言)或图形输 入等方法来编辑DDS的功能电路，然后经过功能仿真、编译、后仿真、编程验证等步骤，最后将后仿真正确的文件经编程电缆下载到FPGA中，该FPGA即为所定制的ASIC。
5.3直接数字频率合成的DSP实现［9］
DDS的DSP实现方法基于在单位圆上有2个极点(e±jφ)的数字谐振器，这种IIR滤波器的脉冲响应h(n)＝sinnφμ(n)，是幅度为1的等幅正弦波，对应的Z变换为H(z)＝sinφz－1／(1－2 cosφz－1＋z－2)，差分方程为：h(n)＝c0δ(n－1)＋c 1h(n－1)－h(n－2)，其中c0＝sinφ，c1＝2cosφ。
输出频率fo与极点位置关系为φ＝2πfoTs(Ts为采样周期)，故fo与滤波器系数的关系为c0＝sin2πfoTs，c1＝2cos2πfoTs。若把fo写成fo＝(m／n)fs的形式(其中m、n 为整数)，则有c0＝sin(2πm/n)，c1＝2cos(2πm/n)。这样通过改变m、n值就可以合成不同的频率。
可以用DSP芯片来实现基于这种算法的DDS。用这种方法可以产生比采用正弦查表法 更多的频率，更关键的是在特定频率时的谐波失真很小。而以DSP芯片为核心的硬件设计，又使其具有设计简单、小型、可靠等优点。
6结束语
现代通信与电子系统的发展，对频率合成技术在多个性能方面提出了更高的要求，也使得频率合成技术朝着集成化、程控化、数字化、小型化、频率范围的宽带化、频率间隔的微细化、频率转化的高速化这样一个方向发展。这也必将使得频率合成技术在信号合成、仪器仪表、现代通信、软件无线电等领域得到更加广泛的应用。
参考文献
［1］白居宪.低噪声频率合成.第一版［M］.西安：西安交通大学出版社，1995．
［2］万天才.频率合成器技术发展动态［J］.微电子学，2004，34(4)：366－3 70.
［3］肖忠祥.脉冲吞除式小数频率合成器应用研究［J］.西安石油学院学报，1994，9(3)：47－49．
［4］曹太强，丁庆生.小数分频频率合成技术浅析［J］.重庆三峡学院学报，2004，20(2)：120－124．
［5］陈建春.一种基于DDS技术实现的雷达信号模拟器［J］.系统工程与电子技术，2000，22(2)：50－52．
［6］费元春，陈世伟，米红.基于DDS的宽带雷达信号产生技术研究［J］.电子学报，2001，29(8)：10－22．
［7］张建斌.频率合成新技术及其应用［J］.江苏技术师范学院学报，2003，9(2)：18－23．
［8］王玉珍，李袁柳.现代频率合成技术发展状况及分析［J］.宇航计测技术，2003，23(3)：61－64．
［9］姜田华.实现直接数字频率合成器的三种技术方案［J］.电子技术应用，2004，(3)：1－3．
