TLBs(Translate Look side Buffers，翻译旁视缓冲器) 用于存储指令和输入/输出数值的区域。 附图为K7处理器的架构。

[阅读全文]

　 VALU(Vector ArithmetIC Logic Unit，向量算术逻辑单元) 在处理器中用于向量运算的部分。

[阅读全文]

　 VLIW(Very Long Instruction Word，超长指令字) 一种非常长的指令组合，它把许多条指令连在一起，增加了运算的速度。

[阅读全文]

　 VPU(Vector Permutate Unit，向量排列单元） 在处理器中用于排列数据的部分

[阅读全文]

　 Remark（芯片频率重标识） 芯片制造商为了方便自己的产品定级，把大部分CPU都设置为可以自由调节倍频和外频，它在同一批CPU中选出好的定为较高的一级，性能不足的定位较低的一级，这些都在工厂内部完成，是合...

[阅读全文]

　 SIMD(Single Instruction Multiple Data，单指令多数据流) 能够复制多个操作，并把它们打包在大型寄存器的一组指令集，例：3DNow!、SSE。

[阅读全文]

　 SSE(Streaming SIMD Extensions，单一指令多数据流扩展) 英特尔开发的第二代SIMD指令集，有70条指令，可以增强浮点和多媒体运算的速度。

[阅读全文]

　 在奔腾IV一级缓存中，一般一级缓存中的指令缓存都是即时解码：而追踪缓存无须每次都进行解码指令，直接做解码，这些指令称为微指令（mICro-ops），12K容量能存储12000个微指令。相比可以有效地增加在高速时脉...

[阅读全文]

　 简单的说，就是在主板上本来不能用的，通过转接卡转换为可以使用。但转换卡与主板的内部电气特性应一样，改变个别识别信号脚。有些还提供频率调整和电压调整。

[阅读全文]

　 就是在原来CPU上进行开发新型CPU，在此基础上增加了新的指令，没有改变原有CPU内部基本指令代码集，可以不做任何变动的继续运行基于老式CPU的软件

[阅读全文]

　 即L2 Cache。由于L1级高速缓存容量的限制，为了再次提高CPU的运算速度，在CPU外部放置一高速存储器，即二级缓存。工作主频比较灵活，可与CPU同频，也可不同。CPU在读取数据时，先在L1中寻找，再从L2寻找，然后...

[阅读全文]

　 即L1 Cache。集成在CPU内部中，用于CPU在处理数据过程中数据的暂时保存。由于缓存指令和数据与CPU同频工作，L1级高速缓存缓存的容量越大，存储信息越多，可减少CPU与内存之间的数据交换次数，提高CPU的运算效...

[阅读全文]

　 FADD： （Floationg Point Addition，浮点加）FCPGA(flip Chip PIN Grid Array，反转芯片针脚栅格阵列)一种芯片封装形式，例：奔腾III 370。

[阅读全文]

　 　超标量（superscalar）是指在CPU中有一条以上的流水线，并且每时钟周期内可以完成一条以上的指令，这种设计就叫超标量技术。

[阅读全文]

　 我们常可以在CPU性能列表上看到“工艺技术”一项，其中有“0.35μm”或“0.25μm”等，这些同样是为了说明CPU技术先进程度。一般来说“工艺技术”中的数据越小表明CPU生产技术越先进。 　目前生产CPU主要采用...

[阅读全文]

分枝预测（branch preDICtion）和推测执行（speculation execution）是CPU动态执行技术中的主要内容，动态执行是目前CPU主要采用的先进技术之一。采用分枝预测和动态执行的主要目的是为了提高CPU的运算速度。推测执...

[阅读全文]

　 分枝（branch）是指程序运行时需要改变的节点。分枝有无条件分枝和有条件分枝，其中无条件分枝只需要CPU按指令顺序执行，而条件分枝则必须根据处理结果再决定程序运行方向是否改变。因此需要"分枝预测"技术处...

[阅读全文]

乱序执行（out-of-order execution）是指CPU采用了允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。比方说程序某一段有7条指令，此时CPU将根据各单元电路的空闲状态和各指令能否提前执行的具...

[阅读全文]

　 CISC： (Complex Instruction Set Computing，复杂指令集计算机)相对于RISC而言，它的指令位数较长，所以称为复杂指令。如：x86指令长度为87位。

[阅读全文]

　 ALU： (ArithmetIC Logic Unit，算术逻辑单元)在处理器之中用于计算的那一部分，与其同级的有数据传输单元和分支单元。

[阅读全文]

　 Brach PeDICtion： （分支预测）从P5时代开始的一种先进的数据处理方法，由CPU来判断程序分支的进行方向，能够更快运算速度。

[阅读全文]

　 Register Pressure（寄存器不足） 软件算法执行时所需的寄存器数目受到限制。对于X86处理器来说，寄存器不足已经成为了它的最大特点，因此AMD才想在下一代芯片K8之中，增加寄存器的数量。

[阅读全文]

　 Retirement： （指令引退）当处理器执行过一条指令后，自动把它从调度进程中去掉。如果仅是指令完成，但仍留在调度进程中，亦不算是指令引退。

[阅读全文]

　 数据总线负责整个系统的数据流量的大小，而数据总线宽度则决定了CPU与二级高速缓存、内存以及输入/输出设备之间一次数据传输的信息量。

[阅读全文]

　 简单的说是CPU能使用多大容量的内存，可以进行读取数据的物理地址空间。

[阅读全文]

　 Post-RISC： 一种新型的处理器架构，它的内核是RISC，而外围是CISC，结合了两种架构的优点，拥有预测执行、处理器重命名等先进特性，如：Athlon。

[阅读全文]

　 （Expansion-Bus Speed），是指CPU与扩展设备之间的数据传输速度。扩展总线就是CPU与外部设备的桥梁。

[阅读全文]

　 Register Contention： （抢占寄存器）当寄存器的上一个写回任务未完成时，另一个指令征用此寄存器时出现的冲突。

[阅读全文]

　 是指CPU正常工作所需的电压，提高工作电压，可以加强CPU内部信号，增加CPU的稳定性能。但会导致CPU的发热问题，CPU发热将改变CPU的化学介质，降低CPU的寿命。早期CPU工作电压为5V，随着制造工艺与主频的提高，...

[阅读全文]

　 是对MMX指令的扩展和改进。在MMX基础上添加到70条指令，加强CPU处理3D网页和其它音、象信息技术处理的能力。但CPU所具有的特殊扩展指令集，需要应用程序的相应支持下才能发挥作用。

[阅读全文]