(4)增益控制单元AGC为内部增益控制，检测DDC幅度输出和预设门限之间的误差，从而调整FIR滤波器的输出增益，以提高小信号的增益并减少多级抽取造成的幅度衰减。
    (5)坐标变换单元直坐标到极坐标转换器和数字鉴频器共同完成对各类幅度、频率和相位调制信号的解调。
    (6)输出单元有直接串行输出、直接并行输出和先入先出(FIFO)3种输出方式，可提供同相分量、正交分量、瞬时幅度、瞬时相位和瞬时频率等5种输出数据类型，可根据调制方式和DSP的接口方式选择合适的输出方式。
    (7)控制接口单元通过接口数据总线C[7：0]、地址总线A[2：0]和读，写信号WR／RD实现控制字及相应参数的写入和内部寄存器内容及状态信息的读出。

3 HSP50214B电路设计及接口配置
    在侦察接收机中实现数字中频滤波，数字下变频器是关键部分，嵌入式处理器可配置中频数字接收机中的数字下变频器并接收数据。接收机系统首先预处理中频信号，然后经A/D采样器进行中频带通采样，采样信号通过HSP50214B实现数字下变频，将中频信号搬移到基带，最后送给DSP处理器进行解调、解扩。图2为数字下变频器HSP50214B的主要接口电路。

    经前端预处理后的模拟中频信号(IF信号)送至A／D采样器进行转换采样，采用ANALOG公司的AD9245A／D采样器，其输出是14位，最高采样速率可达80 MHz，输入范围大，功耗低，性价比高。由于HSP50214B的输入为14位，所以将AD9245的14位输出接到HSP50214B的14位输入即可。HSP50214B的CLKIN引脚与AD9245的时钟相连，每个CLKIN时钟到达就对其输入数据采样1次。CLKIN的时钟信号可达65 MHz，PROCLK时钟是混频后的处理时钟最高不能超过CLKIN时钟。
    采用CPLD电路控制数据的读出、写入、寄存器选择等信号。8位控制接口数据总线C[7：0]接TMS320VC5402型DSP的D端口，3位寄存器地址线A[2：0]接CPLD的P1．2～P1．0。
    CPLD是Ahera公司MAX7000系列中的EPM7128器件，可将I／O设置在3．3 V或5 V电源下工作，从而实现电平转换，同时满足5 V器件HSP50214B和3．3 V器件TMS320VC5402的电压要求。
    设置HSP50214B为并行直接输出模式，输出I、Q两路正交分量，16位并口AOUT[15：0]输出同相分量，BOUT[15：0]输出正交分量。 DATARDY丙引脚通过CPLD与TMS320VC5402的中断引脚INTO相连，当AOUT端口产生新的数据时，DATARDY产生的负脉冲触发 DSP产生中断信号，由其中断服务程序接收并处理数据。DSP响应数字下变频器产生的中断时，分时并行接收数据，依次在下变频器的AOUT和BOUT两个输出端接收同相与正交分量。这两个端口分别被映射为I／O空间的两个地址，当DSP对这两个地址读操作，通过CPLD进行译码，分别使能AOUT和 BOUT，数据即可顺利被DSP读取，从而进行各种后续的基带处理。

4 HSP50214B控制字的设置
    HSP50214B共有256个32位的控制字寄存器，其偏移地址是000H~0FFH，控制字决定各功能模块的参数设置，如载波中心频率、滤波器阶数、 255阶FIR滤波器系数、抽取因子、输出格式与方式的选择等。用户通过控制接口可写入控制字，也可渎出某些内部寄存器的内容及状态信息，如电平检测是否完成等。TMS320VC5402通过HSP50214B的微处理器接口设置内部寄存器参数。HSP50214B通过写入控制字实现解调，每个控制字是 32位，每次只能通过数据总线接口C[7：0]写入8位控制字，需通过地址线A[2：0]选择写入控制字的高低位，连续写4次，图3为其加载时序。对控制字写操作的步骤为：

    (1)按字节由低到高的顺序，把32位的控制字分为4组，每组8位数据，在每次写选通(WR)信号的上升沿到来时，依次把4组数据装载到 HSP50214B主控制器的相应位上，对应地址用二进制表示分别为000、001、010、011(000：保持寄存器1．001：保持寄存器2， 010：保持寄存器3，011：保持寄存器4)；