2.同步续流的逻辑关系
A相驱动电路见下图所示。
因为三相驱动电路完全相同,所以这里仅以A相为例,说明同步续流功能的实现过程。
当A相的逻辑开关信号“A+”为高电平时,A相上桥被“PWM”信号驱动,在整机电流较小的情况下,PV信号为高电平,不管或非门U3C其他两个输入脚电平如何,其输出总是低电平。所以此时或非门U2B仅受“A-”信号控制,“A-”信号是下桥的逻辑开关,它仅在下桥需要导通时置高电平,平时为低电平。当整机电流比较大,丽PWM占空比小于100%时,由于A相上桥在PWM间隙关断导致电机线圈中出现较大感应电流,感应电流通过另一相的下桥和A相下桥的二极管泄放,为降低该二极管的功耗,此时应将A相下桥MOSFET管打开以减小压降,这时单片机将“PV”信号端拉低。在PV信号和反向后的“A+”信号共同作用下,“PWM-”信号通过U3C传递到U2B,而此时由于“A-”为低,所以U2B受“PWM-”信号控制,在PWM信号关断的间隙使下桥MOSFET管导通。当“A+”信号为低电平时,“PWM-”信号并不影响下桥,保证了下桥的正确逻辑而不会误导通。
五、功率驱动开关部分
以单独一组A相上下桥驱动电路为例,见下图。
鉴于P沟道的功率MOSFET管又贵又难买,为了节省成本,多用N沟道的代替,但N沟道的MOSFET管导通时其栅极G的电压必须比源极S高出10V以上才能保证完全导通,这样在上桥导通时,假设电源电压为48V,那么上桥G极的电压就必须比电源电压高12V,电就是大于60V才行。但怎样获得比电源电压还高的驱动电压呢?一般情况可以通过变压器耦合驱动信号、电荷泵升压提供高压等方法,而在这里,则采用了一种叫做“高压浮栅型驱动电路”来驱动上桥。
顾名思义,浮栅驱动的栅极是浮动的,这是一个很形象的描述。根据线路图来分析一下栅极是怎样“浮动”起来的。
先看一下C5的接法。这是整个驱动的关键所在,C5正极通过二极管接到+12V的电源(实际在13.15V。左右),负极接到电机的相线,与它所驱动的MOSFET管V1的源极接在一起,在电机不动的情况下,所有的MOSFET管关闭,此时C5通过二极管D1、电阻R40充电至接近13.5V,当A+和PWM的合成信号使U4A的(3)脚输出高电平时,Ql导通带动T1导通,这样12V多的电压就会加到V1的栅极使V1导通,而Vl导通使电源电压加至负载,也就是Vl的源极电压会升高至48V,而此时由于C5充满电。C5上的电压仍然是12V,所以可以维持Tl的导通并使Vl栅极的电压始终保持高于VCC,这样Vl的栅极就好像随着源极电压浮动而浮动,所以叫做“浮栅驱动”。
这时如果U4A的(3)脚一直维持高电平的话,在电容k1和MOSFET管本身GS问电容充饱电之后,C5上储存的电荷主要通过T1的b-e结、电阻a1到三极管Q1放电(由于此时二极管D7处于正偏状态,所以T2的b-e结反偏截止,因此T2并不参与放电),如果C5足够大,那么可以在相当长的一段时间内保证V1的驱动电压在合理的范围内。这里电阻b1放在Q1的射极上,组成一个近似恒流的驱动电路,用以保证在C5正极电压升得很高时,通过三极管Q1的放电电流不致过大而导致电容很快放完。当U4A的(3)脚输出低电平时,Q1、T1迅速关闭,T2开始导通,将k1和栅极本身积累的电荷迅速泄放,V1被关闭,而此时由于另两组中的一组之下桥维持在导通状态,电容C5就会通过电机绕组和该下桥迅速充电补充电能,为下一个周期做准备。
从上面的过程可以看出,电容C5的充电量应该是越大越好,但电容太大,可能二极管来不及给电容充电,电容小了,又不能保证导通时间,所以这种驱动不能使Vl长时间维持在导通状态,这也是为什么PWM信号要耦合到上桥的一个原因。
其次对于这个驱动电路有人还会产生一个疑问:按理说,用作功率开关的MOSFET管,为了减少开关损耗,应尽量避免MOSFET管工作在放大状态,按照这个原则,驱动MOSFET管的电平应该是快速上升、快速下降。而且这个速度是越快越好,但此电路中增加了电阻e1、e2和电容k1 、k2,这四个元件在邀里的作用是使驱动MOSFET管的电压波形上升沿没那么陡峭。为什么要这样做呢?
这个要从MOSFET管的结构来看,MOSFET管本身各极之间存在极间电容,这个电容被称为密勒电容。而现在这种上下桥类似推挽结构的电路,上桥导通时,由于下桥漏极的电压急剧升高,这种电压变化会通过下桥的密勒电容传递给下桥的栅极,若将上桥导通时下桥漏极电压升高的速度以Av/At表示,当Av/At足够大时,传递给下桥栅极的电荷便会积蓄到足以使下桥导通的地步,这样就会导致上下桥瞬间同时导通直接将电源短路。而解决这个问题最简单的办法,就是让上下桥开通的速度不要那么快,所以加上阻容延时,并且这里的kl、k2还有吸收部分冲击电压的功效。