一、主要芯片功能简介
　　
　　1.80C196KC是一片高性能的16位单片微型计算机，它具有一个16位的CPU处理器、8kB的片内程序ROM、256字节的片内随机数据RAM、2个16位定时，计数器、10位4路A／D转换、数字I／O接口、全双工串行通信接口、监视跟踪定时器、高速输入／输出I／O接口、中断控制逻辑电路、脉宽调制PWM以及时钟信号发生器、反偏压发生器等。CPU处理器控制系统电原理图见哈广厂提供的电路图。

　　2.28C256芯片是CMOS集成电路，32kBx8位可用电擦除可编程只读存储器。作为CPU外接的程序存储器，该芯片中ROM的首地址为OX2000，是系统程序的起始地址。

　　3.MC146818芯片为实时日历时钟电路，它为发射机提供准确的走时、记录发射机正常工作累记时间也为CPU提供初始化的数据。

　　4.芯片8155是CPU处理器的I／O扩展口。LCD液晶显示屏电路为CPU提供数据显示功能。

　　MAX706给控制系统提供一个可靠的复位信号。两片M75176为422串行口，通过串行口可与远程的微机进行通信对话。74HC373是一片3线／8线译码器。

　　5.80C196KC芯片管脚功能简介：N1－～脚接晶振。N1－④～脚（ACH0～ACH7）为P0口，是A／D转换数字I／O通道。N1－～脚（ADO～AD7）为P3口，是低8位地址／数据复用总线，通过分时操作先传送低8位地址，利用ALE信号下降沿将地址锁存，然后作为8位双向数据总线使用，用来传送8位数据。N1－～脚（AD8～AD14）为高7位地址总线。N1－脚（ADD15）在这里作为片选信号控制使能端。N1－脚RD为对外部存储器的读选通控制，“0”电平时有效。N1－脚（WRL／WR）为外部存储器的写选通控制，“0”电平时有效。N1－脚为ALE地址锁存允许，当访问外部存储时ALE输出用来锁存P3R输出的低8位地址。N1－脚为8位多功能口之一，作为驻波故障检测数据输入端。N1－脚是PWM脉宽调制输出端。N1－脚（RXD）是422串行口数据接收端。N1－脚（TXD）是422串行口数据输出端。

　　CPU对N3、N8芯片以及液晶显示屏电路的控制是通过N7芯片3线／8线译码器控制的。

　　N1、N2、N3、N8芯片的内部软件程序由哈广厂编程写入。

　　二、CPU工作原理概述
　　
　　CPU的运行控制：当+5VDC开关电源上电时，N5芯片输出一个复位信号给N1－、N3－和×11－⑨，N8－④脚的复位信号经N22芯片反相后供给。CPU立即寻址于N2ROM中的首地址OX2000，并读取N3芯片中系统的初始数据，处于待机工作状态。当发射机加电上高压正常工作时，CPU高速运行扫描访问外围各芯片、LCD液晶显示屏电路。CPU对N3、N8及LCD液晶显示屏电路的访问控制是通过N7进行的。

　　N7芯片74H373具有3个使能输入端（E3、E2和E1）。当E3=1、E1=E2=0时由G门输出的高电平对所有输出的与非门起选通作用，译码器处于工作状态，否则译码器处于禁止工作状态，所有输出被封锁在高电平。

　　1.对液晶显示屏的控制：X11－①～X11－脚是液晶显示屏接口。当N1－脚输出为“1”（高电平）时，此片选信号选中LCD液晶显示屏电路。如果此时N①－脚RD读选通信号为“0”即 X11－⑥脚为“0”，N1－ 脚WR 输出写选通为“1”，且X11－⑧的D 数据为“1”，则N1 执行对LCD 液晶显示屏电路的读访问。反之N1 对LCD 液晶显示屏电路是写访问。

　　2.对N3－MC146818 芯片的控制：N3 芯片是一个日历芯片，它为发射机提供准确的走时，同时为系统提供初始化的数据。如果此时N1－ 脚RD 读选通信号为“0”，即N3－ 脚为“0”，N1－ 脚WR 写选通信号为“1”，N1－ 脚ALE 信号为“1”，则N1 对N3 执行读访问。D0～D7 地址臌据总线通过分时操作，先传送低8 位地址在ALE 信号的后沿将低8 位地址打入N3 内部地址锁存器，然后作为8 位数据总线输入读取N3－④～ 脚输出的指令代码数据。反之，N1对N3 执行写访问。

　　3.对N8－8155 芯片的控制：N8 芯片是CPU 的I／O 扩展口，当N1－ 脚为“1”，N1－ ～脚编码信号为“010”时，N7 的输出为Y2=0、Y0=Y1=1，N8－⑧脚CE 片选信号为“0”。如果此时N1－ 脚RD 读选通信号为“0”，N1－ 脚WR 写选通信号为“1”，N1－ 脚ALE 为“1”，N1 对N8 进行读访问；当N8－⑦脚IO／M 信号为“0”时，N1 选中N8 片内RAM，N1P0 口地址／数据复用总线通过分时操作先输出低8 位地址，利用ALE 地址锁存允许信号的下降沿将低8位地址码打入N8 内部地址锁存器，然后作为8 位双向数据总线输入读取N8 输出的8 位指令代码数据。当N8－⑦脚IO／M 的信号为“1”时，则选中N8 的I／O 口，其端口地址的低8 位由DO～D7 确定。当N8－⑧脚CE 片选信号为“0”，N8－⑨脚RD 读选通信号为“1”，N8－⑩脚WR 写选通信号为“0”时，则N1 对N8 是写访问，其各种数据指令代码通过地址／数据总线传输。

　　4.对N2－28C256 芯片的控制：N2 是CPU 处理器的外围程序存储器，N1－ ～ 脚输出高7位的地址码直接和N2－⑧～ 脚相接。当N1－ 脚为“0”电平时，N7 译码器输出端Y0=Y1=Y2=1，译码器处于禁止状态。由于N1－ 脚为“0”，N2－ 脚／CE 片选信号为“0”，如果N1－ 脚RD 为“0”，则N2－ 脚／OE 输出允许信号为“0”，N1－ 脚ALE 信号为“1”，N1 读取N2 中的编程数据。在一个只读存储器读周期中，N1－ ～ 脚地址／数据总线在前半周输出低8 位地址码，利NALE 锁存信号的下降沿将低8 位地址码打入8D 地址锁存器N6 锁存。N6 的输出端Q0～Q7 输出的地址编码信号输入N2－③～⑩脚地址译码输入器，由于N－ 脚／OE 输出允许信号为“0”，N1－ ～ 脚地址／数据总线在后半周输入读取由N2 地址译码器选中的各存储单元中的指令代码程序数据，从N2－③～⑩脚输出口送上地址／数据总线。

 　　三、CPU对硬件电路控制简介
　　
　　CPU处理器对各外围芯片电路的访问是逐_扫描进行的，逐一扫描访问从哪一块芯片始到哪一芯片终止由CPU内部软件程序编程决定。只要CPU扫描访问读到“1”，就启动相应的软件程序而动作。

　　1.对开机信号的处理：硬件控制系统输入给N8－脚开机“0”信号，该信号经N8内部电路处理成数字数据的“1”电平，并向CPU申请中断，CPU在响应中断后执行中断服务程序时读入数据。CPU根据读取的数据作出判断从而启动开机程序，其地址数据通过D0～D7写入N8的输出缓冲器，N8根据程序数据从N8－脚输出开机信号“1”给硬件控制电路以完成开机动作。

　　2.对驻波信号的处理：当硬件控制电路传输驻波故障信号“1”给N1－脚和N1－脚后，CPLJ立即启动封锁调制和降功率的程序。其数据经DO～D7输出写入N8芯片，从N8－脚输出“0”电平信号给硬件控制电路完成封锁调制动作。同时CPU的N1－脚输出的PWM脉冲宽度变宽，控制RF输出功率下降一些，尔后CPU将调制封锁试探性开放。如果高驻波依然存在，CPU将重复封锁调制、降低功率、打开封锁的一系列动作。当驻波故障消失后，CPU的N1－脚输出的PWM脉冲宽度变窄，控制功率上升到用户初始设定值。

　　从N1－脚输入的驻波故障“1”信号经N8内部电路处理成数字信号，并向CPU申请中断CPU响应中断、执行中断读入数据。根据读入的数据作出判断，将显示驻波故障Er的数据通过地址／数据总线写入传输给LCD液晶显示屏电路以显示驻波故障Er硬件控制系统检测传输的联锁故障、PA故障，RF过流故障、RF驱动故障，N8芯片将其处理成数字信号向CPU申请中断，CPU响应中断、执行中断读取数据，然后根据故障性质启动相应的软件程序，将相应的数据通过D0～D7分时传输将地址数据写入N8芯片，由N8芯片启动相应的保护动作。

　　3.对升降功率信号的控制：硬件控制系统传输的升功率、降功率“0”信号给N8－脚和N8－①脚时，N8芯片将向CPU申请中断，CPU执行中断读取数据。启动升、降功率软件程序，从N1－脚输出的PWM矩形脉宽波的宽度根据升、降功率的实时指令而变窄或变宽，从而控制功率增益电平的大小。

　　4.对各采样信号的处理：从N1－④～脚输入的入射功率采样、反射功率采样、功放电流A、功放电流B的模拟信号经过N1内部A／D转换电路处理形成的数字信号，从地址／数据总线实时输送给LCD液晶显示屏电路。N1模拟数据量输入口的B－VCD采样、+24vDC采样、+15VDC采样、－15VDC采样如果出现故障，CPU均会作出相应的软件控制保护动作。特别值得注意的是N1－④～脚（ACHO～ACH7）模拟数据量输入端口的采样直流电平必须控制在0～+5VDC，如果该端口的采样直流电平超过+5VDC，CPU传输给LCD液晶显示屏的数据将出现紊乱状态，显示屏显示的将不是正常的数据值。其原因是N1－④～脚模拟数据量端口输入的采样直流电平超过CPU供电电压+5VDC，使CPU不能正常运行工作。

　　如外电突然停电，当恢复供电时，CPU会自动启用开机程序自行恢复到正常工作状态，无需人工手动开机。N8－②脚功能输入端口提供每天四次用户定时自动开／关发射机的功能。